武汉芯源半导体有限公司

WUHAN XINYUAN SEMICONDUCTOR CO., LTD

CW32L012 数据手册

ARM® Cortex®-M0+ 32 位低功耗微控制器，64K 字节 FLASH，8K 字节 RAM

版本号：1.0

2025年07月

重要提示-请仔细阅读

武汉芯源半导体有限公司保留随时对产品和本文档进行更改、更正、增强、修改的权利，恕不另行通知。购买者应该在官网上获取最新的产品信息。

产品下单前，芯源半导体根据在订购时的销售条款和条件进行销售承认。购买者对芯源半导体产品的选择和使用负全部责任，芯源半导体对应用帮助活动和对购买者的产品的设计不承担任何责任。芯源半导体在此，未授予任何知识产权的任何明示或暗示的许可。转售具有与此处所述信息不同的规定的芯源半导体产品将使芯源半导体对此类产品授予的任何保证无效。

CW标志是芯源半导体的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息取代并替换本文档任何先前版本中提供的信息。

© 2021 Wuhan Xinyuan Semiconductor Co., Ltd. – All rights reserved

<https://www.whxy.com>

目录

1 产品特性.....	1
2 简介.....	3
3 描述.....	4
4 功能一览.....	6
4.1 集成 FLASH 和 SRAM 的 ARM® Cortex®-M0+ 微处理器平台.....	6
4.2 存储器.....	7
4.3 引导模式.....	8
4.4 循环冗余校验计算单元 (CRC)	9
4.5 坐标旋转数字计算机算法 (CORDIC)	10
4.6 电源管理.....	11
4.6.1 电源供电方案.....	11
4.6.2 电源监控.....	11
4.6.3 电源稳压器.....	11
4.6.4 低功耗工作模式.....	11
4.7 时钟和启动.....	12
4.8 通用输入输出端口 (GPIO)	13
4.9 直接内存访问 (DMA)	14
4.10 嵌套向量中断控制器 (NVIC)	15
4.11 模拟数字转换器 (ADC)	16
4.11.1 温度传感器.....	16
4.11.2 内置电压基准.....	16
4.12 数字模拟转换器 (DAC)	17
4.13 模拟电压比较器 (VC)	18
4.14 低电压检测器 (LVD)	19
4.15 运算放大器 (OPA)	20
4.16 扩展算术运算单元 (EAU)	21
4.17 定时器、计数器和看门狗.....	22
4.17.1 高级定时器 (ATIM)	22
4.17.2 通用定时器 (GTIM1..4)	22
4.17.3 低功耗定时器 (LPTIM)	22
4.17.4 基本定时器 (BTIM1..3)	23
4.17.5 霍尔传感器专用定时器 (HALLTIM)	23
4.17.6 独立看门狗 (IWDG)	23
4.17.7 窗口看门狗 (WWDT)	23
4.17.8 SysTick 定时器.....	23
4.18 实时时钟 (RTC)	24
4.19 I2C 接口 (I2C)	25
4.20 串行接口 (UART)	26
4.21 串行外设接口 (SPI)	27

4.22 红外调制发送器 (IR)	28
4.23 串行调试接口 (SWD)	29
5 引脚定义	30
6 地址镜像	38
7 电气特性	40
7.1 参数条件	40
7.1.1 最大值和最小值	40
7.1.2 典型值	40
7.1.3 典型曲线	40
7.1.4 负载电容	40
7.1.5 引脚输入电压	41
7.1.6 电源系统	41
7.1.7 电流消耗测试	42
7.2 极限参数	43
7.3 工作条件	44
7.3.1 一般工作条件	44
7.3.2 上电/掉电时的工作条件	44
7.3.3 内置复位和电源控制电路特性	45
7.3.4 内部电压参考	45
7.3.5 供电电流特性	46
7.3.6 低功耗模式及其唤醒时间	50
7.3.7 外部时钟源特性	51
7.3.8 内部时钟源特性	55
7.3.9 存储器特性	56
7.3.10 ESD & LU 特性	56
7.3.11 I/O 口特性	57
7.3.12 NRST 引脚特性	59
7.3.13 12 位 ADC 特性	60
7.3.14 12 位 DAC 特性	62
7.3.15 温度传感器特征参数	63
7.3.16 模拟电压比较器特性	63
7.3.17 可编程低电压检测器特性	64
7.3.18 运算放大器特性	65
7.3.19 定时器特性	66
7.3.20 通信接口	67
8 封装信息	70
8.1 LQFP48 封装信息	70
8.2 QFN48 封装信息	73
8.3 热特征参数	76
8.3.1 参考文档	76
9 订货信息	77
10 版本信息	79

1 产品特性

- 内核：ARM® Cortex®-M0+
 - 最高主频 96MHz
- 工作温度：-40°C~+85°C；工作电压：1.7V~5.5V
- 存储容量
 - 最大 64KB FLASH，数据保持25年@-40°C~+85°C，支持擦写保护、读保护和安全运行库保护功能，支持 ISP、ICP、IAP，4 级安全保护，支持缓存及预取指
 - 最大 8KB RAM，支持硬件奇偶校验
 - 22 字节 OTP 存储器
- CRC 硬件计算单元
- CORDIC 协处理器，快速计算三角函数
- EAU 扩展计算单元，支持除法和开方
- 复位和电源管理
 - 低功耗模式（Sleep，DeepSleep）
 - 上电和掉电复位（POR/BOR）
 - 可编程低电压检测器（LVD）
- 时钟管理
 - 4MHz~32MHz 晶体振荡器
 - 32kHz 低速晶体振荡器
 - 内置 96MHz RC 振荡器
 - 内置 32kHz RC 振荡器
 - 内置 10kHz RC 振荡器
 - 时钟监测系统
 - 允许独立关断各外设时钟
- 支持最多 40 路 I/O 接口
 - 所有 I/O 口支持具备滤波的中断功能
 - 所有 I/O 口支持具备滤波的唤醒功能
 - 所有 I/O 口支持迟滞及上拉输入
 - 所有 I/O 口支持推挽及开漏输出
- 4 通道 DMA 控制器
- 2 个 12 位模数转换器
 - 最高 1M SPS 转换速度，各序列通道采样时间可单独配置
 - 具备 8 个转换结果寄存器
 - 内置 1.2V 电压基准
 - 模拟看门狗功能
 - 内置温度传感器
- 2 路 12 位数模转换器
 - 最高 1M SPS 转换速度
 - 2 条独立输出通道
- 4 路电压比较器，内置可编程参考电压
- 实时时钟和日历
 - 支持由 Sleep/DeepSleep 模式唤醒

- 定时器
 - 16 位高级控制定时器，支持 6 路输入捕获，支持 6 对带死区的互补 PWM 输出，支持双点比较，支持 PWM 移相
 - 4 组 16 位通用定时器，支持 4 路 PWM 输出或输入捕获，支持多种编码计数
 - 3 组 16 位基本定时器
 - 1 组 16 位低功耗定时器，支持 PWM 输出，支持编码计数，支持低功耗唤醒
 - 1 组 24 位霍尔传感器专用定时器
 - 窗口看门狗定时器，采用 PCLK 计数
 - 独立看门狗定时器，采用专用时钟计数
- 通信接口
 - 3 路低功耗 UART，支持异步模式、同步模式，支持小数波特率，支持低功耗接收数据，支持可配置电平转换，支持 LIN 通信接口
 - 3 路 SPI 接口 24Mbit/s，支持 4~16bit 位宽
 - 2 路 I2C 接口 1Mbit/s，支持可配置电平转换，支持 SMBUS
 - IR 调制器，可编程占空比和极性
- 串行调试接口 (SWD)
- 80 位唯一 ID

表 1-1 封装型号列表

系列	型号	封装
CW32L012x8	CW32L012C8	LQFP48
		QFN48

2 简介

本数据手册提供订货信息和 CW32L012 芯片的机械电气特性。

本文需要结合 CW32L012 的用户手册共同阅读。

关于 ARM® Cortex®-M0+ 的相关信息，请参考 www.arm.com 网站上的《Cortex®-M0+ Technical Reference Manual》。

3 描述

CW32L012 是基于 eFlash 的单芯片低功耗微控制器，集成了主频高达 96MHz 的 ARM® Cortex®-M0+ 内核、高速嵌入式存储器（多至 64KB FLASH 和多至 8KB SRAM）以及一系列全面的增强型外设和 I/O 口。

所有型号都提供全套的通信接口（3 路 UART、3 路 SPI 和 2 路 I2C）、2 路 12 位高速 ADC、2 路 12 位 DAC、双路轨到轨运算放大器、7 组通用和基本定时器、1 组低功耗定时器、1 组霍尔传感器专用定时器以及 1 组高级控制 PWM 定时器。

CW32L012 可以在 $-40^{\circ}\text{C}\sim+85^{\circ}\text{C}$ 的温度范围内工作，供电电压宽达 1.7V~5.5V。支持 Sleep 和 DeepSleep 两种低功耗工作模式。内部框图如下图所示：

图 3-1 内部框图

CW32L012 提供 LQFP48、QFN48 两种不同的封装形式，不同封装的产品所能实现的功能有所不同，具体情况如下表所示：

表 3-1 CW32L012 家族产品功能列表

外设		CW32L012C8T6	CW32L012C8U6
FLASH		64KB	
SRAM		8KB	
定时器	高级定时器	1	
	通用定时器	4	
	低功耗定时器	1	
	霍尔传感器专用定时器	1	
	基本定时器	3	
SPI		3	
I2C		2	
UART		3	
12 位 ADC (输入通道数)		2 (12 外 4 内)	
12 位 DAC (输出通道数)		2 (2)	
GPIO		40	
内核主频		96MHz	
工作电压		1.7V~5.5V	
工作温度		-40°C~+85°C	
封装		LQFP48	QFN48

4 功能一览

4.1 集成 FLASH 和 SRAM 的 ARM® Cortex®-M0+ 微处理器平台

ARM® Cortex®-M0+ 内核是 ARM® 为小型嵌入式系统开发的最新一代 32 位内核平台，用以实现方便使用的低成本解决方案。该平台在仅需有限的引脚数和功率消耗的同时，给用户出色出色的计算性能和快速的中断响应。

ARM® Cortex®-M0+ 32 位精简指令集处理器提供出色的代码效率，在小储存空间的条件下给用户对 ARM® 内核所期望的高性能。

CW32L012 家族产品均采用嵌入式 ARM® 内核并保持与所有 ARM® 工具和软件的全面兼容。

4.2 存储器

产品包含如下功能：

- 以系统时钟速度对 8KB 嵌入式 SRAM 的零等待访问，并具有奇偶校验和异常管理功能，适用于高可靠性关键应用。
- 非易失存储器分为 2 个区域：
 - 64KB 嵌入式 FLASH 用于存放用户程序和数据。
 - 2KB 启动程序存储器。
- FLASH 存储器擦写以及读保护：通过寄存器进行 FLASH 存储器的擦写保护，通过 ISP 指令进行 4 级读保护等级设置。
 - LEVEL0
无读保护，可通过 SWD 或者 ISP 方式对 FLASH 进行读取操作。
 - LEVEL1
FLASH 读保护，不可通过 SWD 或 ISP 方式读取。可通过 ISP 或者 SWD 接口降低保护等级到 LEVEL0，降级后 FLASH 处于整片擦除状态。
 - LEVEL2
FLASH 读保护，不可通过 SWD 或 ISP 方式读取。可通过 ISP 接口降低保护等级到 LEVEL0，降级后 FLASH 处于整片擦除状态。
 - LEVEL3
FLASH 读保护，不可通过 SWD 或 ISP 方式读取。不支持任何方式的保护等级降级。
- 内置 1KB 指令 Cache 缓存，支持 Flash 加速单元执行程序 0 等待。

4.3 引导模式

CW32L012 支持以下 2 种不同的启动模式，通过 BOOT 引脚状态进行选择，如下表所示：

表 4-1 启动模式配置

启动模式配置	启动模式
BOOT = 0	从主 FLASH 存储器启动，运行用户程序。
BOOT = 1	从启动程序存储器启动，固定运行芯片的 BootLoader 程序，此时用户可通过 UART1 接口（PA13/PA14）利用 ISP 通信协议进行 FLASH 编程。

系统启动完成之后，CPU 从存储器的 0x0000 0000 地址获取堆栈顶的地址，并从存储器的 0x0000 0004 指示的地址开始执行代码。

BootLoader 程序位于启动程序存储器区域，由设备提供商在生产时进行编程。用户可以通过 UART1（引脚为 PA13/PA14）利用 ISP 通信协议进行 FLASH 编程。

4.4 循环冗余校验计算单元 (CRC)

CRC 计算单元可按所选择的算法和参数配置来生成数据流的 CRC 码。

有些应用中，可利用 CRC 技术来验证数据的传输和存储的完整性。

产品支持 8 种常用的 CRC 算法，包括：

- CRC16_IBM
- CRC16_MAXIM
- CRC16_USB
- CRC16_MODBUS
- CRC16_CCITT
- CRC16_CCITT_FALSE
- CRC16_X25
- CRC16_XMODEM

4.5 坐标旋转数字计算机算法 (CORDIC)

提供某些数学函数的硬件加速，特别是三角函数，这些函数通常用于电机控制、计量、信号处理和许多其他应用。与软件实现相比，它加快了这些函数的计算速度，允许更低的运行频率，或释放处理器周期以执行其他任务。

产品支持余弦 $\cos$ 、正弦 $\sin$ 、相位角 atan2 、模 hypot 、反正切 atan 、双曲余弦 cosh 、双曲正弦 sinh 、双曲反正切 atanh 函数运算，空闲状态或运算完成可触发 DMA 进行快速访问。

4.6 电源管理

4.6.1 电源供电方案

- $V_{DD} = 1.7V \sim 5.5V$
为 I/O 口和内部稳压器提供电源，通过 VDD 引脚接入。
- $V_{DDA} = 1.7V \sim 5.5V$
为 ADC、复位电路、片内 RC 振荡器供电，通过 VDDA 引脚接入，需要 V_{DDA} 总是大于或等于 V_{DD} 电压。

关于电源引脚供电的详细情况可参见图 7-3: 电源系统。

4.6.2 电源监控

产品内部集成上电复位 (POR) 和掉电复位 (BOR) 电源监控电路，电源上电后始终处于工作状态。POR/BOR 监控 VDD、VDDA 电源电压，当监测到电源电压低于复位阈值 ($V_{POR/BOR}$) 时，系统会进入复位状态。用户无需额外增加外部硬件复位电路。

4.6.3 电源稳压器

内置稳压器具有“正常”和“低功耗”两种工作模式，并且在复位后一直保持工作：

- “正常”模式：对应全速操作的状态。
- “低功耗”模式：对应部分供电工作状态，包括 Sleep 和 DeepSleep 工作模式。

4.6.4 低功耗工作模式

CW32L012 微控制器支持两种低功耗模式：

- Sleep 模式
在 Sleep 模式下，CPU 停止运行，所有外设保持工作，并且可以在发生中断或事件的时候唤醒 CPU。
- DeepSleep 模式
DeepSleep 用于实现最低功耗，CPU 停止运行，高速时钟模块 (HSE、HSIOSC) 自动关闭，低速时钟 (LSE、LSI) 保持原状态不变。
当发生外部复位，或 IWDG 复位，或部分外设中断发生，或 RTC 事件发生时，芯片退出 DeepSleep 模式。

4.7 时钟和启动

MCU 复位后，默认选择 HSI（由内部 96MHz HSIOSC 振荡器分频产生）作为 SysClk 的时钟源，系统时钟频率默认值是 4MHz。时钟故障检测模块能持续检测外部时钟源状态，一旦检测到外部时钟源故障，系统会自动切换到内部 HSIOSC 时钟源。如果对应故障检测中断处于使能状态，则会产生中断便于用户记录故障事件。

有多个预分频器允许由应用程序配置 AHB 和 APB 域的频率，AHB 和 APB 域的最大频率为 96MHz。

系统内部时钟树如下图所示：

图 4-1 CW32L012 的时钟树

4.8 通用输入输出端口 (GPIO)

每个 GPIO 引脚可软件配置为推挽或开漏的数字输出，或带内部上拉或下拉的数字输入，以及外设复用功能。部分 GPIO 引脚具有模拟功能，与内部模拟外设连接。所有 I/O 可配置为外部中断输入引脚，同时具有数字滤波功能。

4.9 直接内存访问 (DMA)

芯片内置 DMA 控制器，4 条独立通道，外设和存储器之间、外设和外设之间、存储器和存储器之间的高速数据传输。

每个 DMA 通道都通过专用的硬件连接 DMA 请求，并支持独立的软件触发，支持 DMA 自动重传。软件可单独配置每个通道的传输方向和数据长度。

4.10 嵌套向量中断控制器 (NVIC)

CW32L012 系列微控制器嵌入了一个嵌套向量中断控制器，能够处理多达 32 个可屏蔽外部中断（不包括内核的 16 个中断源），支持可编程 4 级优先级。

- 中断入口向量表地址可重映射
- 紧耦合的 NVIC 与内核的接口
- 处理后发的高优先级中断
- 支持尾链处理
- 处理器状态自动保存

此硬件模块提供灵活的中断管理功能，并具有最小的中断延迟。

4.11 模拟数字转换器 (ADC)

内置 2 路 12 位模数转换器，具有多达 12 个外部通道和 4 个内部通道（DAC_OUT1/DAC_OUT2 转换结果、温度传感器、BGR 1.2V 电压基准），支持序列通道转换模式。

在序列通道模式下，对选定的一组模拟输入自动转换。

ADC 可为 DMA 提供数据。

模拟看门狗功能可以精确地监控多个选定通道的转换电压。当转换电压位于所设定的阈值范围时会产生中断。

4.11.1 温度传感器

温度传感器 (TS) 产生一个随温度线性变化的电压 V_{SENSE} 。

温度传感器内部连接到 ADC 输入通道，用于将传感器输出电压转换为数字值。

传感器提供良好的线性度，用户应先对其进行校准以获得良好的温度测量整体精度。由于温度传感器的偏移因工艺变化而随芯片而异，未校准的内部温度传感器适用于仅检测温度变化的应用。

为了提高温度传感器测量的准确性，制造商对每个芯片进行了单独的工厂校准。温度传感器出厂校准数据被存储在 FLASH 存储器中。

表 4-2 内部温度传感器校准值地址

ADC 参考电压	校准值存放地址	校准值精度
V_{DDA}	0x0010 07CE - 0x0010 07CF	$\pm 3^{\circ}\text{C}$

4.11.2 内置电压基准

本芯片内置的 BGR 模块输出电压的标称值为 1.2V。每颗芯片 BGR 模块输出的电压存在细微差别，出厂时已对 BGR 模块输出的电压进行了精确测量并将该电压值存储于 FLASH 中，采用表达式 `*((uint16_t*) 0x0010 07D2)` 可读出该电压值，其单位为 mV。

4.12 数字模拟转换器 (DAC)

CW32L012 内部集成 2 路数字模拟转换器 (DAC)，可提供 8 位或 12 位的分辨率，且内置噪声发生器和三角波发生器。可将数据保持寄存器 (Data Holding Register) DHR、内置噪声发生器和三角波发生器的数字信号转换成模拟信号。转换结果可通过 2 路独立的输出通道输出，并支持单通道模式和双通道模式。转换结果也可作为 ADC、VC 和 OPA 提供数据。同时，DAC 支持 DMA 传输功能，允许在 DHR 寄存器和存储器之间进行高速数据传输，无须 CPU 干预。

- 8 位或 12 位的分辨率
- 噪声发生器
- 三角波发生器
- 3 路输入转换通道
 - 数据保持寄存器 (Data Holding Register) DHR
 - 内置噪声发生器
 - 三角波发生器
- 2 路独立输出通道
- 12 位模式下支持单通道左对齐/右对齐数据格式和双通道模式
- 8 位模式下支持单通道左对齐/右对齐数据格式和双通道模式
- VDDA 电源电压作为供电电源和参考电压源 (Vref)
- 支持片内外设自动触发 DAC 转换
- 支持内存直接访问 (DMA)

4.13 模拟电压比较器 (VC)

内部集成 4 个模拟电压比较器 (VC)，用于比较两路模拟输入电压，并将比较结果从引脚输出。电压比较器的正端输入支持多达 4 路外部模拟输入，负端既支持 2 路外部模拟输入，又支持内部 DAC 转换结果和内部电阻分压器输出电压。比较结果输出具有滤波功能、迟滞窗口功能，以及极性选择。支持比较中断，可用于低功耗模式下唤醒 MCU。

模拟电压比较器 (VC) 的主要特性有：

- 双路的模拟电压比较器 VC1、VC2、VC3、VC4
- 内部 8 阶电阻分压器
- 4 路外部模拟信号输入
- 2 路片内模拟输入信号：
 - 内置电阻分压器输出电压
 - 内部 DAC 转换结果
- 可选择输出极性
- 支持迟滞窗口比较功能
- 可编程的滤波器和滤波时间
- 3 种中断触发方式，可组合使用：
 1. 高电平触发
 2. 上升沿触发
 3. 下降沿触发
- 支持低功耗模式下运行，中断唤醒 MCU

4.14 低电压检测器 (LVD)

低电压检测器 (LVD) 用于监测 VDDA 电源电压或外部引脚输入电压，当被监测电压与 LVD 阈值的比较结果满足触发条件时，将产生 LVD 中断或复位信号，通常用于处理一些紧急任务。

LVD 产生的中断和复位标志，只能由软件清零；只有当中断或复位标志被清零后，在再次达到触发条件时，LVD 才能再次产生中断或者复位信号。

低电压检测器 (LVD) 的主要特性有：

- 2 路监测电压源
VDDA 电源电压，PA00 引脚输入。
- 8 阶阈值电压，范围 1.8V ~ 4.6V
- 3 种触发条件，可组合使用
 1. 电平触发：电压低于阈值
 2. 下降沿触发：电压跌落到阈值以下的下降沿
 3. 上升沿触发：电压回升到阈值以上的上升沿
- 可触发产生中断或复位信号，二者不能同时产生
- 可编程的滤波器和滤波时间
- 支持迟滞功能
- 支持低功耗模式下运行，中断唤醒 MCU

4.15 运算放大器 (OPA)

CW32L012 内部集成 2 个运算放大器 (OPA)，配合外部电路可实现通用运放的各种功能。OPA 正端支持多达 3 路外部模拟输入和 1 路内部 DAC 转换结果，负端支持 2 路外部模拟输入，输出端可配置到 1 个引脚。OPA 具有校准功能，可通过多种方式触发启动 OPA 校准。OPA 支持正常功耗模式和低功耗模式，可在深度休眠模式下运行。

4.16 扩展算术运算单元（EAU）

扩展算术运算单元（EAU）是专为算术运算设计的协处理器，支持高效执行有符号整数除法、无符号整数除法和无符号整数开方运算，以得到商 / 平方根和余数，是对 M0+ 内核的算术类指令的有效补充和扩展。具有如下特性：

- 支持 32 位除 32 位的有/无符号整数除法运算，得到商和余数
- 支持 32 位无符号整数开方运算，得到平方根和余数
- 无符号除法支持除数为零标志
- 有符号除法支持除数为零标志和溢出标志

4.17 定时器、计数器和看门狗

CW32L012 微控制器内部集成 4 个通用定时器、3 个基本定时器、1 个低功耗定时器、1 个高级控制定时器和 1 个霍尔传感器专用定时器。

各个不同定时器和计数器的功能差异如下表所示：

表 4-3 定时器功能比较

定时器类型	定时器/计数器	计数器位宽	计数方式	分频因子	DMA 请求	捕获/比较通道	互补输出
高级定时器	ATIM	16 位	上/下/上下	1,2,3,4,...,65536	YES	6	6
通用定时器	GTIM	16 位	上/下/上下	1,2,3,4,...,65536	YES	4	0
低功耗定时器	LPTIM	16 位	上/下/上下	$2^N(N=0,..7)$	YES	2	0
基本定时器	BTIM1	16 位	上	1,2,3,4,...,65536	YES	0	1
	BTIM2	16 位	上	1,2,3,4,...,65536	YES	0	1
	BTIM3	16 位	上	1,2,3,4,...,65536	YES	0	1
霍尔传感器专用定时器	HALLTIM	24 位	上	1,2,4,8	YES	3	0

4.17.1 高级定时器 (ATIM)

高级定时器 (ATIM) 包含一个 16bit 自动重载计数器，并由一个可编程的预分频器驱动。ATIM 支持定时、计数、复位、门控、触发和编码器等多种工作模式，带 6 路独立的捕获/比较通道，可实现 6 路独立 PWM 输出或 6 对带死区互补 PWM 输出或对 6 路输入进行捕获。可用于基本的定时/计数、测量输入信号的脉冲宽度和周期、产生输出波形 (PWM、单脉冲、插入死区时间的互补 PWM 等)。此外，ATIM 还支持 DMA 请求。

4.17.2 通用定时器 (GTIM1..4)

CW32L012 内部集成 4 个通用定时器 (GTIM)，每个 GTIM 完全独立且功能完全相同，各包含一个 16bit 自动重载计数器，并由一个可编程预分频器驱动。GTIM 支持定时、计数、复位、门控、触发和编码器等多种工作模式，每组 GTIM 带 4 路独立的捕获/比较通道，可以测量输入信号的脉冲宽度 (输入捕获) 或者产生输出波形 (输出比较和 PWM)。此外，GTIM 还支持 DMA 请求。

4.17.3 低功耗定时器 (LPTIM)

内部集成 1 个 16 位低功耗定时器 (LPTIM)，可以以很低的功耗实现定时或对外部脉冲计数的功能。通过选择合适的时钟源和触发信号，可以实现系统低功耗休眠时将其唤醒的功能。LPTIM 内部具有一个比较寄存器，可实现比较输出和 PWM 输出，并可以控制输出波形的极性。此外，LPTIM 还可以与正交编码器连接，自动实现递增计数和递减计数。

4.17.4 基本定时器 (BTIM1..3)

内部集成 3 个基本定时器 (BTIM)，每个 BTIM 完全独立且功能完全相同，各包含一个 16bit 自动重载计数器并由一个可编程预分频器驱动。BTIM 支持内部计数模式、外部计数模式、触发启动模式和门控计数模式 4 种工作模式，支持更新事件和触发事件发生时产生中断。不同工作模式下均可由复位输入信号控制计数器复位。

4.17.5 霍尔传感器专用定时器 (HALLTIM)

CW32L012 内部集成 1 个 24 位递增计数霍尔传感器专用定时器 (HALLTIM)，是一种集成有霍尔效应传感器的电路，用于检测磁场并将其转换为电信号，常用于电机控制、位置检测等应用中。有 3 路独立的捕获通道和 1 路输出，可以输出 PWM、输出比较、HALL 信号变化脉冲和 3 通道滤波后的信号异或等。此外，HALLTIM 还支持 DMA 请求。

4.17.6 独立看门狗 (IWDG)

内部集成独立看门狗定时器 (IWDG)，使用专门的内部 RC 时钟源 RC10K，可避免运行时受到外部因素影响。一旦启动 IWDG，用户需要在规定时间间隔内对 IWDG 的计数器进行重载，否则产生溢出会触发复位或产生中断信号。IWDG 启动后，可停止计数。用户可选择在深度休眠模式下 IWDG 保持运行或暂停计数。

专门设置的键值寄存器可以锁定 IWDG 的关键寄存器，防止寄存器被意外修改。

4.17.7 窗口看门狗 (WWDG)

内部集成窗口看门狗定时器 (WWDG)，用户需要在设定的时间窗口内进行刷新，否则看门狗溢出将触发系统复位。WWDG 通常被用来监测有严格时间要求的程序执行流程，防止由外部干扰或未知条件造成应用程序的执行异常，导致发生系统故障。

4.17.8 SysTick 定时器

此定时器常用于实时操作系统，但也可用作标准递减计数器。它的特点是：

- 24 位递减计数器
- 自动重载能力
- 当计数器达到 0 时产生可屏蔽的系统中断

4.18 实时时钟 (RTC)

实时时钟 (RTC) 是一个专用的计数器/定时器, 可提供日历信息, 包括小时、分钟、秒、亚秒、日、月份、年份以及星期。

RTC 具有两个独立闹钟, 时间、日期可组合设定, 可产生闹钟中断, 并通过引脚输出; 支持时间戳功能, 可通过引脚触发, 记录当前的日期和时间, 同时产生时间戳中断; 支持周期中断; 支持自动唤醒功能, 可产生中断并通过引脚输出; 支持 1Hz 方波和 RTCOUT 输出功能; 支持内部时钟校准补偿。

CW32L012 内置经独立校准的 32kHz 频率的 RC 时钟源为 RTC 提供驱动时钟, RTC 可在深度休眠模式下运行, 适用于要求低功耗的应用场合。

4.19 I2C 接口 (I2C)

内部集成2个I2C控制器，能按照设定的传输速率将需要发送的数据按照I2C规范串行发送到I2C总线上，同时对通信过程中的状态进行检测，支持多主机通信的总线冲突和仲裁处理。

I2C控制器的主要特性有：

- 支持主机发送/接收，从机发送/接收4种工作模式
- 支持时钟延展（时钟同步）和多主机通信冲突仲裁
- 支持标准（100Kbps）/快速（400Kbps）/快速+（1Mbps）3种工作速率
- 支持从机模式下的快速+模式（1Mbps）
- 支持7bit/10bit寻址功能
- 支持3个从机地址
- 支持广播地址
- 支持输入信号噪声过滤功能
- 支持中断状态查询功能
- 支持SMBUS超时检测
- 支持与工作电压低于MCU的器件通信（借助VC）

4.20 串行接口 (UART)

内部集成 3 个通用异步收发器 (UART)，支持异步全双工、同步半双工和单线半双工模式，支持硬件数据流控和多机通信，还支持 LIN（局域互连网络）；可编程数据帧结构，可以通过小数波特率发生器提供宽范围的波特率选择。内置定时器模块，支持等待超时检测、接收空闲检测、自动波特率检测和通用定时功能。

UART 控制器工作在双时钟域下，允许在深度休眠模式下进行数据的接收，接收完成中断可以唤醒 MCU 回到运行模式。

4.21 串行外设接口（SPI）

内部集成 3 个串行外设接口（SPI），支持双向全双工、单线半双工和单工通信模式，可配置 MCU 作为主机或从机，支持多主机通信模式。

串行外设接口（SPI）的主要特性有：

- 支持主机模式、从机模式
- 支持全双工、单线半双工、单工
- 可选的 4 位到 16 位数据帧宽度
- 支持收发数据 LSB 或 MSB 在前
- 可编程时钟极性和时钟相位
- 主机模式下 SCK 频率高达 24MHz
- 支持多机通信模式
- 8 个带标志位的中断源
- 主机模式支持帧间间隔调整
- 支持直接内存访问（DMA）

4.22 红外调制发送器 (IR)

内部集成红外调制发送器 (IR)，通过定时器、UART 及 IRSW 软控制位的配合使用，可方便实现各种标准的 PWM 或 PPM 编码方式，也可实现 UART 数据的红外调制发送。

红外调制发送器 (IR) 的主要特性有：

- 支持 IrDA 标准 1.0 的 SIR
- 最高数据速率 115.2kbps
- 可适应高低电平红外发射管

4.23 串行调试接口 (SWD)

提供一个 ARM SWD 接口，用户可使用芯源半导体的 CW-DAPLINK 连接到 MCU，在 IDE 开发环境中进行调试和仿真。

5 引脚定义

图 5-1 LQFP48 封装引脚图 (顶视图)

图 5-2 QFN48 封装引脚图（顶视图）

表 5-1 引脚定义表中的项目说明和缩写

Name	缩写	定义
引脚名		除非有特别说明，在复位后引脚的默认功能和引脚名相同
引脚类型	S	电源引脚
	I	输入引脚
	I/O	输入/输出引脚
I/O 架构	TTa	连接模拟功能的 I/O 口
	TC	标准的 I/O 口
	B	BOOT 专用引脚
	RST	复位输入引脚
备注		除非有特别说明，在复位后所有引脚处于高阻输入状态
附加功能	数字功能	功能由 GPIOx_AFRy 寄存器的值决定
	模拟功能	功能直接由外设寄存器决定

表 5-2 CW32L012 引脚定义

引脚号		引脚名称 (复位后的默认功能)	引脚类型	I/O 结构	备注	附加功能	
LQFP48	QFN48					数字功能	模拟功能
1	1	Vcore	-	-	-	稳压器供电输出, 必须接 4.7 μ F 的电容到地, 且仅限内部电路使用	
2	2	PC13	I/O	TC	-	MCO_OUT, RTC_TAMP, RTC_OUT, BTIM2_ETR, ATIM_BK, ATIM_ETR, GTIM3_ETR, GTIM4_ETR	
3	3	PC14	I/O	TC	-	UART1_RXD, UART2_RXD, UART3_CTS, I2C1_SDA, BTIM2_TOGN, ATIM_CH6, ATIM_CH5N, SPI3_MISO, GTIM4_CH1	OSC32_IN
4	4	PC15	I/O	TC	-	UART1_TXD, UART2_TXD, UART3_RTS, I2C1_SCL, BTIM2_TOGP, ATIM_CH6N, ATIM_CH5, SPI3_MOSI, GTIM4_CH2	OSC32_OUT
5	5	PF00	I/O	TC	-	UART1_RXD, I2C1_SDA, BTIM1_TOGN, GTIM1_TRGO, ATIM_CH6N, SPI3_SCK, GTIM4_CH3	OSC_IN
6	6	PF01	I/O	TC	-	UART1_TXD, HEXEN, LSE_OUT, I2C1_SCL, BTIM1_TOGP, GTIM2_TRGO, ATIM_CH6, SPI3_CS, GTIM4_CH4	OSC_OUT
7	7	NRST	I	RST	-	芯片复位输入	
8	8	VSSA	S	-	-	模拟地	
9	9	VDDA	S	-	-	模拟电源	
10	10	PA00	I/O	TTa	-	UART1_CTS, UART3_RXD, RTC_TAMP, VC1_OUT, BTIM3_TOGN, GTIM2_CH1, ATIM_BK, SPI2_MISO, VC3_OUT	ADC1_IN0, VC1_CH0, LVD_IN
11	11	PA01	I/O	TTa	-	UART1_RTS, UART3_TXD, RTC_OUT, HEXEN, BTIM3_TOGP, GTIM2_CH2, ATIM_ETR, SPI2_MOSI	ADC1_IN1, VC2_CH0
12	12	PA02	I/O	TTa	-	UART1_TXD, UART2_TXD, BTIM2_ETR, VC2_OUT, LPTIM_CH1, GTIM2_CH3, ATIM_CH4N, SPI2_SCK	ADC1_IN2, VC1_CH1
13	13	PA03	I/O	TTa	-	UART1_RXD, UART2_RXD, RTC_OUT, PCLK_OUT, LPTIM_CH2, GTIM2_CH4, ATIM_CH4, SPI2_CS, HALLTIM_CH1	ADC1_IN3, VC2_CH1, OPA1_INP1
14	14	PA04	I/O	TTa	-	UART3_TXD, I2C1_SCL, SPI1_CS, MCO_OUT, LPTIM_OUT, ADC2_SAM, ATIM_CH2N, GTIM3_CH1, HALLTIM_CH2	ADC1_IN4, VC1_CH2, OPA1_INN1, OPA2_INP1

表 5-2 CW32L012 引脚定义 (续)

引脚号		引脚名称 (复位后的默认功能)	引脚类型	I/O 结构	备注	附加功能	
LQFP48	QFN48					数字功能	模拟功能
15	15	PA05	I/O	TTa	-	UART3_RXD, I2C1_SDA, SPI1_SCK, BTIM2_TOGN, LPTIM_ETR, GTIM1_CH3, ATIM_CH1, GTIM3_CH2, HALLTIM_CH3	ADC1_IN5, ADC2_IN0, VC2_CH2, OPA2_INN1
16	16	PA06	I/O	TTa	-	UART2_RXD, BTIM1_ETR, SPI1_MISO, BTIM2_TOGP, LPTIM_CH1, GTIM1_CH1, ATIM_BK, GTIM3_CH3	ADC1_IN6, ADC2_IN1, VC3_CH0, OPA1_INP2, OPA2_INP2
17	17	PA07	I/O	TTa	-	UART2_TXD, GTIM2_ETR, SPI1_MOSI, BTIM1_TOGN, LPTIM_CH2, GTIM1_CH2, ATIM_CH1N, GTIM3_CH4	ADC1_IN7, ADC2_IN2, VC3_CH1, OPA1_INN2, OPA2_INN2
18	18	PB00	I/O	TTa	-	UART1_RXD, UART2_TXD, HSIOSC_OUT, BTIM1_TOGP, ATIM_ETR, GTIM1_CH3, ATIM_CH2N, I2C2_SCL, HALLTIM_OUT	ADC1_IN8, ADC2_IN3, VC1_CH3, VC3_CH3, DAC_OUT1, OPA1_OUT, OPA2_INP3
19	19	PB01	I/O	TTa	-	UART1_TXD, UART2_RXD, RTC_TAMP, IR_OUT, BTIM3_TOGN, GTIM1_CH4, ATIM_CH3N, I2C2_SDA, HALLTIM_TRGO	ADC1_IN9, ADC2_IN4, VC2_CH3, VC4_CH3, DAC_OUT2, OPA1_INP3, OPA2_OUT
20	20	PB02	I/O	TTa	-	UART3_TXD, UART2_CTS, ATIM_BKOUT, HSE_OUT, BTIM3_TOGP, GTIM1_ETR, ATIM_CH1, GTIM3_TRGO, HALLTIM_CH1	ADC1_IN11, ADC2_IN11, VC3_CH2
21	21	PB10	I/O	TTa	-	UART3_RXD, UART2_RTS, I2C1_SCL, ATIM_BK2, VC4_OUT, GTIM2_CH3, ATIM_CH2, I2C2_SCL, HALLTIM_CH2	ADC1_IN10, ADC2_IN10, VC4_CH2
22	22	PB11	I/O	TC	-	UART1_RXD, ATIM_BK2OUT, I2C1_SDA, LSI_OUT, BTIM1_ETR, GTIM2_CH4, ATIM_CH3, I2C2_SDA, HALLTIM_CH3	
23	23	VSS	S	-	-	数字地	
24	24	VDD	S	-	-	数字电源	
25	25	PB12	I/O	TC	-	UART1_TXD, LPTIM_OUT, SPI1_CS, LSE_OUT, VC1_OUT, ATIM_TRGO, ATIM_BK, SPI2_CS, HALLTIM_OUT	
26	26	PB13	I/O	TC	-	UART2_RXD, LPTIM_ETR, SPI1_SCK, ATIM_BK2, VC2_OUT, ATIM_TRGO2, ATIM_CH1N, SPI2_SCK, HALLTIM_CH1	
27	27	PB14	I/O	TC	-	UART2_TXD, LPTIM_CH2, SPI1_MISO, RTC_OUT, VC3_OUT, GTIM2_CH1, ATIM_CH2N, SPI2_MISO, HALLTIM_CH2	

表 5-2 CW32L012 引脚定义 (续)

引脚号		引脚名称 (复位后的默认功能)	引脚类型	I/O 结构	备注	附加功能	
LQFP48	QFN48					数字功能	模拟功能
28	28	PB15	I/O	TC	-	UART3_RXD, LPTIM_CH1, SPI1_MOSI, RTC_OUT, BTIM2_TOGN, GTIM2_CH2, ATIM_CH3N, SPI2_MOSI, HALLTIM_CH3	
29	29	PA08	I/O	TTa	-	UART3_TXD, VC4_OUT, IR_OUT, MCO_OUT, BTIM2_TOGP, LVD_OUT, ATIM_CH1, SPI3_CS, GTIM4_ETR	ADC2_IN5
30	30	PA09	I/O	TTa	-	UART1_TXD, UART3_RXD, SPI1_CS, I2C1_SCL, LPTIM_ETR, BTIM1_TOGN, ATIM_CH2, SPI3_SCK, GTIM4_CH1	ADC2_IN6, VC4_CH0
31	31	PA10	I/O	TTa	-	UART1_RXD, BTIM3_ETR, SPI1_SCK, I2C1_SDA, LPTIM_OUT, BTIM1_TOGP, ATIM_CH3, SPI3_MISO, GTIM4_CH2	ADC2_IN7, VC4_CH1
32	32	PA11	I/O	TTa	-	UART1_CTS, VC1_OUT, SPI1_MISO, HEXEN, ATIM_BK2, GTIM2_CH2, ATIM_CH4, SPI3_MOSI, GTIM4_CH3	ADC2_IN8
33	33	PA12	I/O	TTa	-	UART1_RTS, VC2_OUT, SPI1_MOSI, BTIM3_ETR, ATIM_BK, GTIM2_CH3, ATIM_ETR, GTIM3_ETR, GTIM4_CH4	ADC2_IN9
34	34	PA13/ SWDIO	I/O	TC	1	UART1_RXD, UART3_TXD, UART2_RTS, I2C1_SDA, ATIM_BK, IR_OUT, ATIM_CH6, ATIM_CH5N	
35	35	PF06	I/O	TC	-	UART1_CTS, UART3_RXD, UART2_CTS, I2C1_SCL, BTIM3_TOGN, GTIM2_TRGO, ATIM_CH5, I2C2_SCL, GTIM4_TRGO	
36	36	PF07	I/O	TC	-	UART1_RTS, UART3_TXD, UART2_RTS, I2C1_SDA, BTIM3_TOGP, GTIM1_TRGO, ATIM_CH5N, I2C2_SDA, SPI2_CS	
37	37	PA14/ SWCLK	I/O	TC	1	UART1_TXD, UART3_RXD, UART2_CTS, I2C1_SCL, ATIM_BK2, GTIM1_ETR, ATIM_CH6N, ATIM_CH5	
38	38	PA15	I/O	TC	-	UART1_RXD, UART2_RXD, SPI1_CS, ATIM_BKOUT, GTIM2_CH1, GTIM2_ETR, ATIM_CH1N, GTIM3_CH1, SPI2_SCK	
39	39	PB03	I/O	TC	-	UART1_TXD, UART2_TXD, SPI1_SCK, UART3_CTS, GTIM2_CH2, GTIM1_ETR, ATIM_CH2N, GTIM3_CH2, SPI2_MISO	

表 5-2 CW32L012 引脚定义 (续)

引脚号		引脚名称 (复位后的默认功能)	引脚类型	I/O 结构	备注	附加功能	
LQFP48	QFN48					数字功能	模拟功能
40	40	PB04	I/O	TC	-	UART3_TXD, UART2_CTS, SPI1_MISO, UART3_RTS, ATIM_ETR, GTIM1_CH1, ATIM_CH3N, GTIM3_CH3, SPI2_MOSI	
41	41	PB05	I/O	TC	-	UART3_RXD, UART2_RTS, SPI1_MOSI, ADC1_SAM, ATIM_BK, GTIM1_CH2, ATIM_CH1, GTIM3_CH4, HALLTIM_CH1	
42	42	PB06	I/O	TC	-	UART1_TXD, UART2_RXD, I2C1_SCL, BTIM3_TOGN, GTIM2_CH3, GTIM1_CH3, ATIM_CH2, SPI3_MOSI, HALLTIM_CH2	
43	43	PB07	I/O	TC	-	UART1_RXD, UART2_TXD, I2C1_SDA, BTIM3_TOGP, GTIM2_CH4, GTIM1_CH4, ATIM_CH3, SPI3_MISO, HALLTIM_CH3	
44	44	PF03/ BOOT	I/O	B	-	LSE_OUT, LSI_OUT, ADC1_SAM, LVD_OUT, HCLK_OUT, ATIM_TRGO, IR_OUT, GTIM3_TRGO, GTIM4_TRGO	
45	45	PB08	I/O	TC	-	UART2_RXD, UART3_TXD, I2C1_SCL, ADC2_SAM, ATIM_CH4N, GTIM1_CH3, ATIM_ETR, SPI3_SCK	
46	46	PB09	I/O	TC	-	UART2_TXD, UART3_RXD, I2C1_SDA, IR_OUT, ATIM_CH4, GTIM1_CH4, ATIM_BK, SPI3_CS	
47	47	VSS	S	-	-	数字地	
48	48	VDD	S	-	-	数字电源	

表 5-3 通过 GPIOA_AFRy 寄存器选择的特殊功能列表

引脚名	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8	功能 9
PA00	UART1_CTS	UART3_RXD	RTC_TAMP	VC1_OUT	BTIM3_TOGN	GTIM2_CH1	ATIM_BK	SPI2_MISO	VC3_OUT
PA01	UART1_RTS	UART3_TXD	RTC_OUT	HEXEN	BTIM3_TOGP	GTIM2_CH2	ATIM_ETR	SPI2_MOSI	
PA02	UART1_TXD	UART2_TXD	BTIM2_ETR	VC2_OUT	LPTIM_CH1	GTIM2_CH3	ATIM_CH4N	SPI2_SCK	
PA03	UART1_RXD	UART2_RXD	RTC_OUT	PCLK_OUT	LPTIM_CH2	GTIM2_CH4	ATIM_CH4	SPI2_CS	HALLTIM_CH1
PA04	UART3_TXD	I2C1_SCL	SPI1_CS	MCO_OUT	LPTIM_OUT	ADC2_SAM	ATIM_CH2N	GTIM3_CH1	HALLTIM_CH2
PA05	UART3_RXD	I2C1_SDA	SPI1_SCK	BTIM2_TOGN	LPTIM_ETR	GTIM1_CH3	ATIM_CH1	GTIM3_CH2	HALLTIM_CH3
PA06	UART2_RXD	BTIM1_ETR	SPI1_MISO	BTIM2_TOGP	LPTIM_CH1	GTIM1_CH1	ATIM_BK	GTIM3_CH3	
PA07	UART2_TXD	GTIM2_ETR	SPI1_MOSI	BTIM1_TOGN	LPTIM_CH2	GTIM1_CH2	ATIM_CH1N	GTIM3_CH4	
PA08	UART3_TXD	VC4_OUT	IR_OUT	MCO_OUT	BTIM2_TOGP	LVD_OUT	ATIM_CH1	SPI3_CS	GTIM4_ETR
PA09	UART1_TXD	UART3_RXD	SPI1_CS	I2C1_SCL	LPTIM_ETR	BTIM1_TOGN	ATIM_CH2	SPI3_SCK	GTIM4_CH1
PA10	UART1_RXD	BTIM3_ETR	SPI1_SCK	I2C1_SDA	LPTIM_OUT	BTIM1_TOGP	ATIM_CH3	SPI3_MISO	GTIM4_CH2
PA11	UART1_CTS	VC1_OUT	SPI1_MISO	HEXEN	ATIM_BK2	GTIM2_CH2	ATIM_CH4	SPI3_MOSI	GTIM4_CH3
PA12	UART1_RTS	VC2_OUT	SPI1_MOSI	BTIM3_ETR	ATIM_BK	GTIM2_CH3	ATIM_ETR	GTIM3_ETR	GTIM4_CH4
PA13/SWDIO	UART1_RXD	UART3_TXD	UART2_RTS	I2C1_SDA	ATIM_BK	IR_OUT	ATIM_CH6	ATIM_CH5N	
PA14/SWCLK	UART1_TXD	UART3_RXD	UART2_CTS	I2C1_SCL	ATIM_BK2	GTIM1_ETR	ATIM_CH6N	ATIM_CH5	
PA15	UART1_RXD	UART2_RXD	SPI1_CS	ATIM_BKOUT	GTIM2_CH1	GTIM2_ETR	ATIM_CH1N	GTIM3_CH1	SPI2_SCK

表 5-4 通过 GPIOB_AFRy 寄存器选择的特殊功能列表

引脚名	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8	功能 9
PB00	UART1_RXD	UART2_TXD	HSIOSC_OUT	BTIM1_TOGP	ATIM_ETR	GTIM1_CH3	ATIM_CH2N	I2C2_SCL	HALLTIM_OUT
PB01	UART1_TXD	UART2_RXD	RTC_TAMP	IR_OUT	BTIM3_TOGN	GTIM1_CH4	ATIM_CH3N	I2C2_SDA	HALLTIM_TRGO
PB02	UART3_TXD	UART2_CTS	ATIM_BKOUT	HSE_OUT	BTIM3_TOGP	GTIM1_ETR	ATIM_CH1	GTIM3_TRGO	HALLTIM_CH1
PB03	UART1_TXD	UART2_TXD	SPI1_SCK	UART3_CTS	GTIM2_CH2	GTIM1_ETR	ATIM_CH2N	GTIM3_CH2	SPI2_MISO
PB04	UART3_TXD	UART2_CTS	SPI1_MISO	UART3_RTS	ATIM_ETR	GTIM1_CH1	ATIM_CH3N	GTIM3_CH3	SPI2_MOSI
PB05	UART3_RXD	UART2_RTS	SPI1_MOSI	ADC1_SAM	ATIM_BK	GTIM1_CH2	ATIM_CH1	GTIM3_CH4	HALLTIM_CH1
PB06	UART1_TXD	UART2_RXD	I2C1_SCL	BTIM3_TOGN	GTIM2_CH3	GTIM1_CH3	ATIM_CH2	SPI3_MOSI	HALLTIM_CH2
PB07	UART1_RXD	UART2_TXD	I2C1_SDA	BTIM3_TOGP	GTIM2_CH4	GTIM1_CH4	ATIM_CH3	SPI3_MISO	HALLTIM_CH3
PB08	UART2_RXD	UART3_TXD	I2C1_SCL	ADC2_SAM	ATIM_CH4N	GTIM1_CH3	ATIM_ETR	SPI3_SCK	
PB09	UART2_TXD	UART3_RXD	I2C1_SDA	IR_OUT	ATIM_CH4	GTIM1_CH4	ATIM_BK	SPI3_CS	
PB10	UART3_RXD	UART2_RTS	I2C1_SCL	ATIM_BK2	VC4_OUT	GTIM2_CH3	ATIM_CH2	I2C2_SCL	HALLTIM_CH2
PB11	UART1_RXD	ATIM_BK2OUT	I2C1_SDA	LSI_OUT	BTIM1_ETR	GTIM2_CH4	ATIM_CH3	I2C2_SDA	HALLTIM_CH3
PB12	UART1_TXD	LPTIM_OUT	SPI1_CS	LSE_OUT	VC1_OUT	ATIM_TRGO	ATIM_BK	SPI2_CS	HALLTIM_OUT
PB13	UART2_RXD	LPTIM_ETR	SPI1_SCK	ATIM_BK2	VC2_OUT	ATIM_TRGO2	ATIM_CH1N	SPI2_SCK	HALLTIM_CH1
PB14	UART2_TXD	LPTIM_CH2	SPI1_MISO	RTC_OUT	VC3_OUT	GTIM2_CH1	ATIM_CH2N	SPI2_MISO	HALLTIM_CH2
PB15	UART3_RXD	LPTIM_CH1	SPI1_MOSI	RTC_OUT	BTIM2_TOGN	GTIM2_CH2	ATIM_CH3N	SPI2_MOSI	HALLTIM_CH3

表 5-5 通过 GPIOC_AFRy 寄存器选择的特殊功能列表

引脚名	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8	功能 9
PC13	MCO_OUT		RTC_TAMP	RTC_OUT	BTIM2_ETR	ATIM_BK	ATIM_ETR	GTIM3_ETR	GTIM4_ETR
PC14	UART1_RXD	UART2_RXD	UART3_CTS	I2C1_SDA	BTIM2_TOGN	ATIM_CH6	ATIM_CH5N	SPI3_MISO	GTIM4_CH1
PC15	UART1_TXD	UART2_TXD	UART3_RTS	I2C1_SCL	BTIM2_TOGP	ATIM_CH6N	ATIM_CH5	SPI3_MOSI	GTIM4_CH2

表 5-6 通过 GPIOF_AFRy 寄存器选择的特殊功能列表

引脚名	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8	功能 9
PF00	UART1_RXD			I2C1_SDA	BTIM1_TOGN	GTIM1_TRGO	ATIM_CH6N	SPI3_SCK	GTIM4_CH3
PF01	UART1_TXD	HEXEN	LSE_OUT	I2C1_SCL	BTIM1_TOGP	GTIM2_TRGO	ATIM_CH6	SPI3_CS	GTIM4_CH4
PF03/BOOT	LSE_OUT	LSI_OUT	ADC1_SAM	LVD_OUT	HCLK_OUT	ATIM_TRGO	IR_OUT	GTIM3_TRGO	GTIM4_TRGO
PF06	UART1_CTS	UART3_RXD	UART2_CTS	I2C1_SCL	BTIM3_TOGN	GTIM2_TRGO	ATIM_CH5	I2C2_SCL	GTIM4_TRGO
PF07	UART1_RTS	UART3_TXD	UART2_RTS	I2C1_SDA	BTIM3_TOGP	GTIM1_TRGO	ATIM_CH5N	I2C2_SDA	SPI2_CS

6 地址镜像

图 6-1 CW32L012 的内部地址镜像

表 6-1 CW32L012 的存储器和外设寄存器边界地址

设备或总线	边界地址	大小	对应外设
主 FLASH 存储器	0x0000 0000 – 0x0000 FFFF	64KB	主 FLASH
启动程序存储器	0x0010 0000 – 0x0010 09FF	2KB	BootLoader
OTP 存储器	0x0010 0760 - 0x0010 0775	22B	OTP
SRAM 存储器	0x2000 0000 – 0x2000 1FFF	8KB	SRAM

表 6-1 CW32L012 的存储器和外设寄存器边界地址 (续)

设备或总线	边界地址	大小	对应外设
APB1 外设	0x4000 0000 - 0x4000 03FF	1KB	ADC12/VC1234/LVD/OPA12/DAC
	0x4000 0400 - 0x4000 07FF	1KB	SPI2
	0x4000 0800 - 0x4000 0BFF	1KB	SPI1
	0x4000 0C00 - 0x4000 0FFF	1KB	UART1
	0x4000 1000 - 0x4000 13FF	1KB	UART2
	0x4000 1400 - 0x4000 17FF	1KB	ATIM
	0x4000 1800 - 0x4000 1BFF	1KB	GTIM1
	0x4000 1C00 - 0x4000 1FFF	1KB	GTIM2
	0x4000 2000 - 0x4000 23FF	1KB	UART3
	0x4000 2400 - 0x4000 27FF	1KB	GTIM3
	0x4000 2800 - 0x4000 2BFF	1KB	GTIM4
	0x4000 3400 - 0x4000 37FF	1KB	SPI3
APB2 外设	0x4000 4000 - 0x4000 43FF	1KB	SYSCTRL
	0x4000 4400 - 0x4000 47FF	1KB	RTC
	0x4000 4800 - 0x4000 4BFF	1KB	BTIM123
	0x4000 5000 - 0x4000 53FF	1KB	IWDT
	0x4000 5400 - 0x4000 57FF	1KB	WWDT
	0x4000 5800 - 0x4000 5BFF	1KB	I2C1
	0x4000 5C00 - 0x4000 5FFF	1KB	I2C2
	0x4000 6000 - 0x4000 63FF	1KB	LPTIM
0x4000 6400 - 0x4000 67FF	1KB	HALLTIM	
AHB 外设	0x4002 0000 - 0x4002 03FF	1KB	DMA
	0x4002 2000 - 0x4002 23FF	1KB	FLASH CTRL
	0x4002 2400 - 0x4002 27FF	1KB	RAM CTRL
	0x4002 3000 - 0x4002 31FF	0.5KB	CRC
	0x4002 3200 - 0x4002 33FF	0.5KB	EAU
	0x4002 3400 - 0x4002 37FF	1KB	CORDIC
	0x4002 3800 - 0x4002 3BFF	1KB	CACHE_RAM
	0x4800 0000 - 0x4800 03FF	1KB	GPIOA/B/C/F
M0+ 外设	0xE000 0000 - 0xE00F FFFF	1MB	M0+ 内核外设

7 电气特性

7.1 参数条件

除非特别说明，所有的电压值都指相对于 V_{SS} 。

7.1.1 最大值和最小值

除非特别说明，在环境温度、电源电压和时钟频率的最坏条件下，通过在 $T_A = 25^\circ\text{C}$ 和 $T_A = T_{A\text{max}}$ （由所选温度范围给出）环境下对 100% 产品的测试来得出各项参数的最大值和最小值保证。

在表格下方的注解中可能会提示有些数据是通过推算、设计模拟和/或工艺特性得到的，这些数据不是在生产线上测试得到的。在推算的基础上，最小值和最大值是通过样本测试后，取其平均值再加减三倍的标准分布（平均 $\pm 3\sigma$ ）得到。

7.1.2 典型值

除非特别说明，典型值是基于 $T_A = 25^\circ\text{C}$ 和 $V_{DD} = 3.3\text{V}$ 测试环境的。这些数据仅用于设计指导而未经实验验证。

7.1.3 典型曲线

除非特别说明，所有的典型曲线仅用于设计指导而未经实验验证。

7.1.4 负载电容

测量引脚参数时的负载条件如下图所示：

图 7-1 引脚负载条件

7.1.5 引脚输入电压

引脚输入电压的测量方式如下图所示：

图 7-2 引脚输入电压

7.1.6 电源系统

图 7-3 电源系统

注意：每个电源对 (V_{DD}/V_{SS} 、 V_{DDA}/V_{SSA}) 必须使用滤波陶瓷电容器去耦，如上图所示。这些电容必须尽可能靠近相应引脚放置或最近距离位于 PCB 背面，以确保芯片的稳定运行。

注意：所有的 V_{DD} 引脚都必须供电，且电压相同。

注意：V_{core} 是稳压器供电输出，必须接 4.7μF 的电容到地，且仅限内部电路使用。

7.1.7 电流消耗测试

图 7-4 测试方式

7.2 极限参数

高于表 7-1、表 7-2 和表 7-3 所列的绝对最大额定值的应力可能会对芯片造成永久性的破坏。这些只是压力额定值，并不表示芯片在这种条件下能够正常工作。长时间处于最大额定条件下可能会影响芯片的可靠性。

表 7-1 电压特性

符号	描述	最小值	最大值	单位
$V_{DD} - V_{SS}$	外供主电源电压	-0.3	6.0	V
$V_{DDA} - V_{SS}$	外供模拟电源电压	-0.3	6.0	V
$V_{DD} - V_{DDA}$	V_{DD} 大于 V_{DDA} 时允许的最大差值	-	0.3	V
$V_{IN}^{[1]}$	IO 口输入电压	$V_{SS} - 0.3$	$V_{DD} + 0.3$	V
$V_{ESD(HBM)}$	静电放电电压 (人体模式)	参见表 7-23: ESD & LU 特性		kV

[1] V_{IN} 的最大值是不能超过的，同时参见表 7-2: 电流特性的最大允许注入电流值。

注: 所有的电源 (V_{DD} 、 V_{DDA}) 和地 (V_{SS} 、 V_{SSA}) 引脚必须一直直接在外接电源上，并保持在许可范围。

表 7-2 电流特性

符号	描述	最大值	单位
$I_{VDD(PIN)}$	单个 V_{DD} 供电线的灌电流总和 (流入) ^[1]	+100	mA
$I_{VSS(PIN)}$	单个 V_{SS} 供电线的拉电流总和 (流出) ^[1]	-100	
$I_{IO(PIN)}$	单个 I/O 或控制引脚灌入的电流	+25	
	单个 I/O 或控制引脚输出的电流	-25	
$\Sigma I_{IO(PIN)}$	全部 I/O 或控制引脚灌入的电流总和	+80	
	全部 I/O 或控制引脚输出的电流总和	-80	
$I_{INJ(PIN)}^{[2][3]}$	TC 和 RST 引脚的注入电流	± 5	
	TTa 引脚的注入电流	± 5	
$\Sigma I_{INJ(PIN)}$	全部 I/O 或控制引脚注入的电流总和 ^[4]	± 25	

[1] 所有的电源 (V_{DD} 、 V_{DDA}) 和地 (V_{SS} 、 V_{SSA}) 引脚必须一直直接在外接电源上，并保持在许可范围。

[2] $I_{INJ(PIN)}$ 绝对不可以超过它的极限，即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值，也要保证在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > V_{DD}$ 时，有一个正向注入电流；当 $V_{IN} < V_{SS}$ 时，有一个反向注入电流。

[3] 反向注入电流会干扰器件的模拟性能。

[4] 当几个 I/O 口同时有注入电流时， $\Sigma I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基于在器件 4 个 I/O 端口上 $\Sigma I_{INJ(PIN)}$ 最大值的特性。

表 7-3 温度特性

符号	描述	值	单位
T_{STG}	储存温度范围	-65 至 150	°C
T_J	最大结温	105	

7.3 工作条件

7.3.1 一般工作条件

表 7-4 一般工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 总线频率	$V_{DD} \geq 1.8V$	0	96	MHz
f_{PCLK}	内部 APB 总线频率	$V_{DD} \geq 1.8V$	0	96	
f_{HCLK}	内部 AHB 总线频率	$1.7V \leq V_{DD} < 1.8V$	0	24	
f_{PCLK}	内部 APB 总线频率	$1.7V \leq V_{DD} < 1.8V$	0	24	
V_{DD}	标准工作电压	-	1.7	5.5	V
V_{DDA}	模拟工作电压	须等于 V_{DD}	1.7	5.5	V
V_{IN}	I/O 输入电压	TC I/O	-0.3	$V_{DD} + 0.3$	V
		TTa I/O	-0.3	$V_{DDA} + 0.3$	
P_D	功率耗散 ^[1] 温度标号 6: $T_A = +85^\circ C$	LQFP48	-	364	mW
		QFN48	-	714	
T_A	环境温度 (温度标号 6)	最大功率耗散	-40	85	$^\circ C$
		低功率耗散 ^[2]	-40	105	
T_J	结温范围	温度标号 6	-40	105	$^\circ C$

[1] 如果 T_A 较低, 只要 T_J 不超过 T_{Jmax} (参见 8.3 热特征参数), 则允许更高的 P_D 数值。

[2] 在较低的功率耗散的状态下, 只要 T_J 不超过 T_{Jmax} (参见 8.3 热特征参数), T_A 可以扩展到这个范围。

7.3.2 上电/掉电时的工作条件

下表中给出的参数是在表 7-4: 一般工作条件列出的工作条件下测试得到的。

表 7-5 上电/掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t_{VDD}	V_{DD} 上升速率	-	0	10000	$\mu s/V$
	V_{DD} 下降速率		20	10000	
t_{VDDA}	V_{DDA} 上升速率	-	0	10000	$\mu s/V$
	V_{DDA} 下降速率		20	10000	

7.3.3 内置复位和电源控制电路特性

下表中给出的参数是在表 7-4: 一般工作条件列出的工作条件下测试得到的。

表 7-6 内置复位和电源控制电路特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{POR/BOR}$	上电/掉电复位门限	下降沿	1.45 ^[1]	1.50	1.55 ^[2]	V
		上升沿	1.50 ^[2]	1.55	1.60	V
$V_{BORhyst}$ ^[3]	BOR 迟滞	-	-	50	-	mV
$t_{RSTTEMPO}$ ^[3]	复位持续时间	-	4	6.5	18	ms

[1] 产品的特性由设计保证至最小的数值 $V_{POR/BOR}$ 。

[2] 由参数推导，不在生产中测试。

[3] 由设计保证，不在生产中测试。

7.3.4 内部电压参考

表 7-7 内部电压参考

符号	参数	条件	最小值	典型值	最大值	单位
$V_{REFINT1V2}$	内部 1.2V 参考电压	$T_A = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$		1.2		V
T_{Coff}	温度系数	-	-70	-	+70	ppm/ $^{\circ}\text{C}$

图 7-5 BGR 1.2V 输出电压温度特性

7.3.5 供电电流特性

电流消耗是受多种因素影响的，例如：工作电压、环境温度、I/O 引脚负载、软件程序配置、工作频率、I/O 口开关速率、以及程序运行时取指令的存储位置等等。

图 7-4: 测试方式显示了测试电流消耗的电路。

所有运行模式的电流消耗测量结果，均基于测试 CoreMark 时相同的有限代码。

典型和最大电流消耗

MCU 处于如下测试条件：

- 全部 I/O 口处于模拟输入状态
- 全部外设除了特定提醒的部分，都处于关闭状态
- FLASH 的访问速度调整到 f_{HCLK} 频率
 - 0~24MHz 时不插入等待位
 - 超过 24MHz 时插入 1 个等待位
 - 超过 48MHz 时插入 2 个等待位
 - 超过 72MHz 时插入 3 个等待位
 - 超过 96MHz 时插入 4 个等待位
- 当外设使能时 $f_{PCLK} = f_{HCLK}$

下列表中给出的数据源自备注的环境温度和供电电压下的测试，测试条件详见表 7-4: 一般工作条件：

表 7-8 典型及最大电流消耗

符号	参数	条件	f_{HCLK}	全部外设打开		全部外设关闭		单位
				典型值	最大值 ^[1]	典型值	最大值 ^[1]	
					$T_A = 85^\circ\text{C}$		$T_A = 85^\circ\text{C}$	
$I_{DD}^{[2]}$	运行模式的供电电流（代码自 FLASH 中运行）	HSI 或 HSE 时钟	96MHz	14.5	14.7	5.7	6	mA
			48MHz	8.6	9	4.3	4.5	
			24MHz	5.2	5.5	3.15	3.35	
			12MHz	3	3.15	1.9	2.1	
			8MHz	2.35	2.55	1.65	1.9	
			4MHz	1.7	1.95	1.35	1.6	
$I_{DD}^{[2]}$	运行模式的供电电流（代码自 RAM 中运行）	HSI 或 HSE 时钟	96MHz	17.2	18	8.7	9.2	mA
			48MHz	9	9.4	4.6	4.8	
			24MHz	4.65	4.8	2.58	2.7	
			12MHz	2.62	2.8	1.55	1.7	
			8MHz	1.93	2.1	1.21	1.3	
			4MHz	1.23	1.4	0.87	1	

表 7-8 典型及最大电流消耗 (续)

符号	参数	条件	f _{HCLK}	全部外设打开		全部外设关闭		单位
				典型值	最大值 ^[1]	典型值	最大值 ^[1]	
					T _A = 85°C		T _A = 85°C	
I _{DD} ^[2]	Sleep 模式的供电电流 (代码自 FLASH 或 RAM 中运行)	HSI 或 HSE 时钟	96MHz	11.4	12	2.8	3	mA
			48MHz	6.1	6.3	1.67	1.8	
			24MHz	3.25	3.4	1.1	1.2	
			12MHz	1.88	2	0.93	1.1	
			8MHz	1.45	1.6	0.73	0.9	
			4MHz	1	1.1	0.64	0.75	

[1] 数据基于表征结果, 除非另有说明, 否则未经生产测试。

[2] I_{DD} 是 V_{DD} 和 V_{DDA} 的总电流消耗。

表 7-9 系统时钟为 LSE 时的电流消耗

符号	参数	条件	V _{DD} = 1.7V~5.5V		V _{DD} = 3.3V	单位	
			最小值	最大值 ^[1]	典型值		
I _{DD} ^[2]	运行模式的供电电流 (代码自 FLASH 中运行, 全部外设时钟打开)	LSE = 32768Hz (DRIVER = 0)	T _A = -40°C	-	120	85	μA
			T _A = 25°C	-	130	88	
			T _A = 50°C	-	135	89	
			T _A = 85°C	-	150	100	
	运行模式的供电电流 (代码自 FLASH 中运行, 全部外设时钟关闭)	LSE = 32768Hz (DRIVER = 0)	T _A = -40°C	-	110	80	
			T _A = 25°C	-	120	82	
			T _A = 50°C	-	125	84	
			T _A = 85°C	-	145	96	

[1] 数据基于表征结果, 除非另有说明, 否则未经生产测试。

[2] I_{DD} 是 V_{DD} 和 V_{DDA} 的总电流消耗。

表 7-10 DeepSleep 时的典型及最大电流消耗

符号	参数	条件	典型值 @V _{DD} (V _{DD} = V _{DDA})	最大值 ^[1]	单位
			3.3V	T _A = 85°C	
I _{DD} ^[2]	DeepSleep 模式供电电流	稳压器处于运行模式, 全部振荡器关闭	0.5	6	μA
		稳压器处于运行模式, LSE、RTC 和 IWDG 打开	1.5	6	

[1] 数据基于表征结果, 除非另有说明, 否则未经生产测试。

[2] I_{DD} 是 V_{DD} 和 V_{DDA} 的总电流消耗。

典型电流消耗

MCU 处于如下测试条件：

- $V_{DD} = V_{DDA} = 3.3V$
- 全部 I/O 口处于模拟输入状态
- FLASH 的访问速度调整到 f_{HCLK} 频率
 - 0~24MHz 时不插入等待位
 - 超过 24MHz 时插入 1 个等待位
 - 超过 48MHz 时插入 2 个等待位
 - 超过 72MHz 时插入 3 个等待位
 - 超过 96MHz 时插入 4 个等待位
- 当外设使能时 $f_{PCLK} = f_{HCLK}$

表 7-11 运行模式的典型电流消耗，程序从 FLASH 运行

符号	参数	条件	f_{HCLK}	典型值		单位
				全部外设打开	全部外设关闭	
$I_{DD}^{[1]}$	运行模式的供电电流	以 96MHz 内部 HSIOOSC 时钟从 FLASH 运行	96MHz	14.5	5.7	mA
			48MHz	8.6	4.3	
			24MHz	5.2	3.15	
			12MHz	3	1.9	
			8MHz	2.35	1.65	
			4MHz	1.7	1.35	

[1] I_{DD} 是 V_{DD} 和 V_{DDA} 的总电流消耗。

I/O 系统电流消耗

I/O 系统的电流消耗包括两个部分：静态和动态

- I/O 静态电流消耗

当全部的 I/O 引脚由外部保持低电平时，I/O 口处于输入模式并打开内部上拉的情况下，会产生电流消耗。这部分的数据可以简单的通过表 7-24: I/O 静态特性中的上拉电阻值来计算。

作为输出引脚，任何外部的下拉或者外部负载也需要考虑电流消耗。

如果 I/O 口的输入电平是中间电平，将会不断引起内置施密特触发器翻转，导致额外的随机电流消耗（尽管很小），如果不需要实时判断电平翻转情况，那应该将 I/O 口置于模拟输入模式以避免这一点。

注意：由于外部电磁噪声，任何浮动输入引脚也可能稳定到中间电压电平或无意中切换。为避免与浮动引脚相关的电流消耗，它们必须配置为模拟模式，或在内部强制为确定的数字值。这可以通过使用上拉/下拉电阻或通过引脚配置为输出模式来完成。

- I/O 动态电流消耗

除了之前测量的内部外设电流消耗外，应用程序使用 I/O 也会影响电流消耗。当 I/O 引脚切换时，它使用来自 I/O 电源电压的电流为 I/O 引脚电路供电，并对连接到该引脚的容性负载（内部或外部）进行充电和放电：

$$I_{SW} = V_{DDIOx} \times f_{SW} \times C$$

其中：

- I_{SW} 是开关 I/O 为容性负载充电/放电所吸收的电流
- V_{DDIOx} 是 I/O 的供电电压
- f_{SW} 是 I/O 开关切换频率
- C 是 I/O 口总电容： $C = C_{INT} + C_{EXT} + C_S$
- C_S 是 PCB 板包括焊盘的寄生电容

测试引脚被配置成推拉输出模式并由软件以固定的频率不断翻转。

表 7-12 开关输出 I/O 电流消耗

符号	参数	条件 ^[1]	I/O 翻转频率 (f_{SW})	典型值	单位
I_{SW}	I/O 电流消耗	$V_{DDIOx} = 3.3V$ $C_{EXT} = 0pF$ $C = C_{INT} + C_{EXT} + C_S$	4MHz	0.18	mA
			8MHz	0.37	
			16MHz	0.76	
			24MHz	1.39	
		$V_{DDIOx} = 3.3V$ $C_{EXT} = 22pF$ $C = C_{INT} + C_{EXT} + C_S$	4MHz	0.49	
			8MHz	0.94	
			16MHz	2.38	
			24MHz	3.99	
		$V_{DDIOx} = 3.3V$ $C_{EXT} = 47pF$ $C = C_{INT} + C_{EXT} + C_S$	4MHz	0.81	
			8MHz	1.7	
			16MHz	3.67	

[1] $C_S = 7pF$ (估计值)。

7.3.6 低功耗模式及其唤醒时间

下表给出的唤醒时间是在 HSIOSC 的唤醒阶段测试得到的。

从 Sleep 模式及 DeepSleep 模式唤醒后，SYSCLK 时钟源设置保持不变。

所有测试环境均来自表 7-4: 一般工作条件中总结的环境温度和电源电压条件。

表 7-13 低功耗模式唤醒时间

符号	参数	条件	典型值 @V _{DD} (V _{DD} =V _{DDA})	最大值	单位
			3.3V		
t _{WUSLEEP}	从 Sleep 模式唤醒	-	4	-	HCLK
t _{WUDEEP}	从 DeepSleep 模式唤醒	稳压器处于运行模式	5.5	6.5	μs

7.3.7 外部时钟源特性

外部输入的高速用户时钟源

在旁路模式下，HSE 振荡器被关闭，此时的输入引脚是一个标准的 GPIO。

外部时钟信号须遵守 7.3.11 I/O 口特性中的 I/O 特性。推荐的时钟输入波形如下图所示：

表 7-14 高速外部时钟输入特性

符号	参数 ^[1]	最小值	典型值	最大值	单位
f_{HSE_EXT}	用户外部时钟源频率	1	-	32	MHz
V_{HSEH}	OSC_IN 输入引脚高电平电压	$0.7V_{DDIOx}$	-	V_{DDIOx}	V
V_{HSEL}	OSC_IN 输入引脚低电平电压	V_{SS}	-	$0.3V_{DDIOx}$	
$t_{W(HSEH)}$ $t_{W(HSEL)}$	OSC_IN 输入高/低电平时间	15	-	-	ns
$t_{r(HSE)}$ $t_{f(HSE)}$	OSC_IN 输入升/降沿时间	-	-	20	

[1] 由设计保证，量产过程不会测试。

图 7-6 高速外部时钟源交流时序

外部输入的低速用户时钟源

在旁路模式下，LSE 振荡器被关闭，此时的输入引脚是一个标准的 GPIO。

外部时钟信号须遵守7.3.11 I/O 特性中的 I/O 特性。推荐的时钟输入波形如下图所示：

表 7-15 低速外部时钟输入特性

符号	参数 ^[1]	最小值	典型值	最大值	单位
f_{LSE_EXT}	用户外部时钟源频率	-	32.768	100	kHz
V_{LSEH}	OSC32_IN 输入引脚高电平电压	$0.7V_{DDIOx}$	-	V_{DDIOx}	V
V_{LSEL}	OSC32_IN 输入引脚低电平电压	V_{SS}	-	$0.3V_{DDIOx}$	
$t_{W(LSEH)}$ $t_{W(LSEL)}$	OSC32_IN 输入高/低电平时间	450	-	-	ns
$t_{r(LSE)}$ $t_{f(LSE)}$	OSC32_IN 输入升/降沿时间	-	-	50	

[1] 由设计保证，量产过程不会测试。

图 7-7 低速外部时钟源交流时序

由晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟（HSE）可以使用一个 4~32MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节给出的所有信息都是基于下表中所述的典型外部组件的设计模拟结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器引脚，以减少输出失真和启动稳定时间。有关谐振器特性（频率、封装、精度）的更多细节，请参阅晶体谐振器制造商。

表 7-16 HSE 振荡器特性

符号	参数	条件 ^[1]	最小值 ^[2]	典型值	最大值 ^[2]	单位
f _{OSC_IN}	振荡器频率	-	4	-	32	MHz
R _F	反馈电阻	-	-	330	-	kΩ
I _{DD}	HSE 电流消耗	启动 ^[3]	-	-	700	μA
		V _{DD} =3.3V, R _m =45Ω, C _L =10pF @8MHz	-	360	-	
		V _{DD} =3.3V, R _m =30Ω, C _L =20pF @32MHz	-	500	-	
t _{su(HSE)} ^[4]	启动时间	V _{DD} 稳定	-	2	-	ms

[1] 由晶体/陶瓷谐振器制造商提供的谐振器特性。

[2] 设计保证，不经生产测试。

[3] 该消耗水平发生在 t_{su(HSE)} 启动时间的前 2/3。

[4] t_{su(HSE)} 是从启动(通过软件)到达到稳定的 8MHz 振荡的启动时间。这个值是标准晶体谐振器的测量值，它可以随晶体制造商的不同而显著变化。

由晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟（LSE）可以使用一个 32.768kHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 7-17 LSE 振荡器特性 ($f_{LSE} = 32.768\text{kHz}$)

符号	参数 ^[1]	条件	最小值 ^[1]	典型值	最大值 ^[1]	单位
I_{DD}	LSE 电流消耗	DRIVER=0	-	0.3	-	μA
		DRIVER=1	-	0.33	-	
		DRIVER=2	-	0.37	-	
		DRIVER=3	-	0.41	-	
		DRIVER=4	-	0.45	-	
		DRIVER=5	-	0.49	-	
		DRIVER=6	-	0.53	-	
		DRIVER=7	-	0.56	-	
		DRIVER=8	-	1.34	-	
		DRIVER=9	-	1.38	-	
		DRIVER=10	-	1.42	-	
		DRIVER=11	-	1.46	-	
		DRIVER=12	-	1.50	-	
		DRIVER=13	-	1.54	-	
		DRIVER=14	-	1.57	-	
DRIVER=15	-	1.61	-			
$t_{su(LSE)}$ ^[2]	启动时间	V_{DD} 稳定	-	1.50	-	s

[1] 设计保证，不经生产测试。

[2] $t_{su(LSE)}$ 是从启用(通过软件)到达到稳定的 32.768kHz 振荡的启动时间。这个值是对标准晶体测量的，它可以随着晶体制造商的不同而显著变化。

7.3.8 内部时钟源特性

以下列表给出的测试数据基于表 7-4: 一般工作条件提示的测试环境抽样测试。

高速内部 (HSIOSC) RC 振荡器

表 7-18 HSI 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	频率	-	-	96	-	MHz
TRIM	HSI 用户修正步长	-	-	0.2	-	%
Duty _{HSI}	占空比	-	45	-	55	%
ACC _{HSI}	HSI 工厂校准精度	$T_A = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$	-2.0	-	+2.0	%
		$T_A = -20^{\circ}\text{C} \sim +50^{\circ}\text{C}$	-1.0	-	+1.0	%
		$T_A = +25^{\circ}\text{C}$	-0.5	-	+0.5	%
$t_{\text{SU(HSI)}}$	HSI 振荡器建立时间	-	6.5	-	8	μs
$I_{\text{DD(HSI)}}$	HSI 振荡器电流消耗	-	-	460	-	μA

低速内部 (LSI) RC 振荡器

表 7-19 LSI 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSI}	频率	-	-	32.8	-	kHz
TRIM	LSI 用户修正步长	-	-	0.16	-	%
Duty _{LSI}	占空比	-	30	-	70	%
ACC _{LSI}	LSI 工厂校准精度	$T_A = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$	-10	-	+10	%
		$T_A = +25^{\circ}\text{C}$	-1	-	+1	%
$t_{\text{SU(LSI)}}$	LSI 振荡器建立时间	-	-	-	50	μs
$I_{\text{DD(LSI)}}$	LSI 振荡器电流消耗	-	-	1	-	μA

超低速内部 (RC10K) RC 振荡器

表 7-20 RC10K 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{RC10K}	频率	-	-	10.5	-	kHz
Duty _{RC10K}	占空比	-	30	-	70	%
ACC _{RC10K}	RC10K 出厂精度	$T_A = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$	-25	-	25	%
		$T_A = +25^{\circ}\text{C}$	-5	-	5	%

7.3.9 存储器特性

FLASH 存储器

未特别说明的情况下，下列数据针对 -40°C~+85°C 测试环境。

表 7-21 FLASH 存储器特性

符号	参数	条件	最小值	典型值	最大值 ^[1]	单位
t _{prog8}	8 位编程时间	T _A =-40°C~+85°C	-	31	-	μs
t _{prog16}	16 位编程时间	T _A =-40°C~+85°C	-	39	-	μs
t _{prog32}	32 位编程时间	T _A =-40°C~+85°C	-	55	-	μs
t _{ERASE}	页擦除时间	T _A =-40°C~+85°C	-	2.5	-	ms
t _{ME}	整片擦除时间	T _A =-40°C~+85°C	-	35	-	ms
I _{DD}	供电电流	写模式	-	-	2	mA
		擦除模式	-	-	1	mA

[1] 由设计保障，非量产实测。

表 7-22 FLASH 存储器寿命和数据保存期限

符号	参数	条件	最小值 ^[1]	单位
N _{NED}	寿命	T _A =-40°C~+85°C	10	k 次
t _{RET}	数据保存期限	T _A =-40°C~+85°C	25	年

[1] 由综合评估得出，非量产实测。

7.3.10 ESD & LU 特性

使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

表 7-23 ESD & LU 特性

符号	参数	条件	典型值	最大值	单位
V _{ESD(HBM)}	静电放电电压（人体模型）	T _A =+25°C， 符合 JS-001: 2023	-	±8	kV
V _{ESD(CDM)}	静电放电电压（充电设备模型）	T _A =+25°C， 符合 JESD22-C101F: 2013	-	±2	
V _{ESD(MM)}	静电放电电压（机器模型）	T _A =+25°C， 符合 JESD22-A115C: 2010	-	±200	V
LU	静态 Latch-Up	T _A =+85°C， 符合 JESD 78F.02: 2023	-	±500	mA

7.3.11 I/O 口特性

通用输入输出特性

无特别声明的情况下，下表给出的测试数据基于表 7-4: 一般工作条件提示的测试环境。

全部的 I/O 口按 CMOS 和 TTL 兼容的方式设计。

表 7-24 I/O 静态特性

符号	范围	条件	最小值	典型值	最大值	单位
V_{IL}	低电平输入电压	TC 和 TTa I/O	-	-	$0.3V_{DDIOx}$	V
V_{IH}	高电平输入电压	TC 和 TTa I/O	$0.7V_{DDIOx}$	-	-	V
V_{hys}	施密特触发迟滞	TC 和 TTa I/O	-	450 ^[1]	-	mV
I_{ikg}	输入漏电流	TC 和 TTa I/O 数字模式 $V_{SS} \leq V_{IN} \leq V_{DDIOx}$	-	-	± 0.1	μA
		TTa I/O 数字模式 $V_{DDIOx} \leq V_{IN} \leq V_{DDA}$	-	-	1	
		TTa I/O 模拟模式 $V_{SS} \leq V_{IN} \leq V_{DDA}$	-	-	± 0.2	
R_{PU} ^[2]	弱上拉等效电阻	$V_{IN} = V_{SS}$	55	-	70	k Ω
C_{IO}	I/O 引脚电容	-	-	5	-	pF

[1] 基于设计和仿真的数据，未实测。

[2] 上拉电阻是由 PMOS/NMOS 控制的真实电阻，PMOS/NMOS 的内阻对串联电阻的贡献很小。

输出驱动能力

GPIO 的引脚可以灌入或拉出多达 $\pm 8mA$ 的电流，对输出的 V_{OH} 和 V_{OL} 要求不严格的时候可以多达 $\pm 20mA$ 。

实际应用中，必须限制可以驱动电流的 I/O 引脚数量，以遵守 7.2 极限参数中指定的绝对最大额定值：

- V_{DDIOx} 上所有 I/O 提供的电流总和加上 V_{DD} 上提供的 MCU 的最大消耗，不能超过绝对最大额定值 ΣI_{VDD} （见表 7-1: 电压特性）。
- V_{SS} 上所有 I/O 吸收的电流之和，加上 V_{SS} 上吸收的 MCU 的最大消耗，不能超过绝对最大额定值 ΣI_{VSS} （见表 7-1: 电压特性）。

输出电压电平

无特别声明的情况下，下表给出的测试数据基于表 7-4: 一般工作条件提示的测试环境。

全部的 I/O 口按 CMOS 和 TTL 兼容的方式设计。

表 7-25 输出电压特性

符号	参数	条件	最小值	最大值	单位
V _{OH}	高电平输出电压源电流	Sourcing 10mA, V _{DD} = 3.3V ^[1]	2.95	-	V
		Sourcing 20mA, V _{DD} = 3.3V ^[2]	2.55	-	
V _{OL}	低电平输出电压灌电流	Sinking 10mA, V _{DD} = 3.3V ^[1]	-	0.28	
		Sinking 20mA, V _{DD} = 3.3V ^[2]	-	0.60	

[1] 所有输出组合的最大总电流 I_{OH}(max) 和 I_{OL}(max) 不应超过 40mA，以满足最大规定的电压降。

[2] 所有输出组合的最大总电流 I_{OH}(max) 和 I_{OL}(max) 不应超过 100mA，以满足最大规定的电压降。

输入/输出交流特性

对于 I/O 口的交流特性的值和定义，由下列图表分别给出。

无特别声明的情况下，下表给出的测试数据基于表 7-4: 一般工作条件提示的测试环境。

表 7-26 输入输出交流特性

符号	参数	条件	最小值	最大值 ^[1]	单位
f _{max(I/O)out}	最大频率 ^[2]	C _L = 30pF, V _{DDIOx} ≥ 2.7V	-	50	MHz
		C _L = 50pF, V _{DDIOx} ≥ 2.7V	-	30	
		C _L = 50pF, 2.4V ≤ V _{DDIOx} < 2.7V	-	20	
t _{f(I/O)out}	输出下降沿时间	C _L = 30pF, V _{DDIOx} ≥ 2.7V	-	5	ns
		C _L = 50pF, V _{DDIOx} ≥ 2.7V	-	8	
		C _L = 50pF, 2.4V ≤ V _{DDIOx} < 2.7V	-	12	
t _{r(I/O)out}	输出上升沿时间	C _L = 30pF, V _{DDIOx} ≥ 2.7V	-	5	ns
		C _L = 50pF, V _{DDIOx} ≥ 2.7V	-	8	
		C _L = 50pF, 2.4V ≤ V _{DDIOx} < 2.7V	-	12	

[1] 该表基于设计和仿真的数据，未实测。

[2] 最大频率由下图定义。

图 7-8 I/O 口交流特性定义

7.3.12 NRST 引脚特性

NRST 引脚内部连接了一个永久性的上拉电阻 R_{PU}。

无特别声明的情况下，下表给出的测试数据基于表 7-4: 一般工作条件提示的测试环境。

表 7-27 NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}$	NRST 输入低电平电压	-	-	-	$0.3V_{DD}$	V
$V_{IH(NRST)}$	NRST 输入高电平电压	-	$0.7V_{DD}$	-	-	
$V_{hys(NRST)}$	NRST 输入迟滞电压	-	-	500	-	mV
R _{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	-	7.3	-	k Ω
$V_F(NRST)$	要求的最短复位脉冲宽度	-	20	-	-	μs

图 7-9 推荐的 NRST 引脚电路

[1] 外部电容保护器件引脚避免意外复位。

[2] 须确保复位时的引脚输入电压低于上表中的 $V_{IL(NRST)}$ 最大值，否则不能确保复位操作。

7.3.13 12 位 ADC 特性

无特别声明的情况下，下表给出的测试数据基于表 7-4: 一般工作条件提示的测试环境：

表 7-28 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	ADC 开启时的供电电压	-	1.7	-	5.5	V
$I_{DDA(ADC)}$	ADC 电流消耗	$V_{DD}=V_{DDA}=3.3V$	-	500	-	μA
f_{ADC}	ADC 时钟频率	-	4	48	96	MHz
f_s	采样率	-	-	-	1	MHz
f_{TRIG}	外部触发频率	$f_{ADC} = 48MHz$	-	-	1.6	MHz
V_{AIN}	转换电压范围	-	0	-	V_{DDA}	V
C_{ADC}	内部采样保持电容	-	-	4	-	pF
t_s	采样时间	$1.7V < V_{DD} < 1.8V$	1	-	-	μs
		$1.8V < V_{DD} < 2.8V$	0.5	-	-	μs
		$2.8V < V_{DD} < 3.3V$	0.25	-	-	μs
		$3.3V < V_{DD} < 5.5V$	0.125	-	-	μs
t_{STAB}	稳定时间	-	15			$1/f_{ADC}$
t_{CONV}	总转换时间 (含采样保持)	-	21	-	405	$1/f_{ADC}$

ADC 的典型应用如下图所示：

图 7-10 ADC 的典型应用

以下公式用于计算外部输入阻抗的最大值，使得采样误差可以小于 0.5LSB：

$$R_{AIN} = M / (f_{ADCCLK} \times C_{ADC} \times (N+1) \times \ln 2) - R_{ADC}$$

其中， f_{ADCCLK} 为 ADC 工作时钟频率，由 ADC_CR.CLK 位域进行配置；M 为采样时钟的数量，由 ADC_SAMPLE.SQRCHy 位域进行配置；N 为 ADC 分辨率，取 N=12。

表 7-29 ADC 精度

符号	参数	条件	最小值	典型值	最大值 ^[1]	单位
ET	综合误差	f _{ADC} =48MHz, V _{DD} =1.7V~5.5V, T _A =-40°C~+85°C	-	±2.5	±3.0	LSB
EO	偏移误差		-	±1.5	±2.4	
EG	增益误差		-	±2.2	±2.7	
DNL	微分非线性		-	±1.0	±2.0	
INL	积分非线性		-	±3.0	±5.0	
SINAD	信噪比失真		-	67	-	dB
SNR	信噪比		-	70	-	
THD	总谐波失真		-	-70	-	
ENOB	有效位数		V _{DDA} =1.8V	-	8.6	-
		V _{DDA} =2.8V	-	10.0	-	
		V _{DDA} =3.3V	-	10.2	-	
		V _{DDA} =5.5V	-	10.6	-	

[1] 数据基于表征结果，未经生产测试。

注意：ADC DC 精度值是在内部校准后测量的。

注意：应避免在任何模拟输入引脚上注入反向电流，因为这会降低在另一个模拟输入上执行的转换的精度，建议在可能产生反向注入电流的模拟引脚上添加一个肖特基二极管（引脚与地之间）。

注意：在受限的 V_{DDA}、频率和温度范围内可以实现更好的性能。

7.3.14 12 位 DAC 特性

表 7-30 DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	DAC开启时的供电电压	-	1.7	-	5.5	V
V_{REF}	DAC参考电压范围	-	1.7	-	V_{DDA}	V
$I_{DDA}^{[1]}$	功耗	$V_{DD} = V_{DDA} = 3.3V$, CODE=0xFFFF, 无负载	-	30	-	μA
R_O	DAC 输出内阻	$V_{DD} = V_{DDA} = 3.3V$, CODE = 0xFFFF, 负载电阻 50k Ω	-	4180	-	Ω
$R_L^{[2]}$	输出阻性负载	$V_{DD} = V_{DDA} = 3.3V$, CODE = 0xFFFF	5	-	-	k Ω
$C_L^{[2]}$	输出容性负载	$V_{DD} = V_{DDA} = 3.3V$, CODE = 0xFFFF, 负载电阻 50k Ω	-	-	50	pF
$t_{START}^{[3]}$	建立时间	$V_{DD} = V_{DDA} = 3.3V$, CODE = 0xFFFF, $C_{LOAD} \leq 50pF$, $R_{LOAD} \geq 5k\Omega$	-	3	-	μs
V_{DACOUT}	DAC输出电压(min)	$V_{DD} = V_{DDA} = 1.7V$, CODE = 0x000	-	0.01	-	mV
	DAC输出电压(max)	$V_{DD} = V_{DDA} = 5.5V$, CODE = 0xFFFF	-	$V_{REF} - 3LSB$	-	V
$E_O^{[3]}$	偏移误差	$V_{DD} = V_{DDA} = 3.3V$, CODE = 0x000	-	0.01	-	mV
$E_G^{[3]}$	增益误差	$V_{DD} = V_{DDA} = 3.3V$, CODE = 0xFFFF	-	2.5	-	mV
$DNL^{[3]}$	微分非线性	$V_{DD} = V_{DDA} = 3.3V$, 无负载	-	-	1.5	LSB
$INL^{[3]}$	积分非线性	$V_{DD} = V_{DDA} = 3.3V$, 无负载	-	-	3	LSB

[1] 当 DAC 在输出上保持值稳定时, DAC 处于“静态模式”, 因此不涉及动态消耗。

[2] 设计保证, 未在生产中测试。

[3] 数据基于表征结果, 未在生产中测试。

7.3.15 温度传感器特征参数

表 7-31 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
T_L	V_{SENSE} 随温度线性度	-	± 2	± 5	$^{\circ}\text{C}$
Avg_Slope	平均斜率	2.52	2.55	2.58	$\text{mV}/^{\circ}\text{C}$
V_{25}	25 $^{\circ}\text{C}$ 对应电压 ($\pm 5^{\circ}\text{C}$)	0.75	0.77	0.79	V
t_{START}	TS 内置温度传感器建立时间	-	-	40	μs

7.3.16 模拟电压比较器特性

表 7-32 比较器特性

符号	参数	条件	最小值	典型值	最大值 ^[1]	单位
V_{DDA}	供电电压	-	1.7	-	5.5	V
V_{IN}	比较器输入电压范围	-	0	-	V_{DDA}	V
t_{START}	比较器启动时间	低速	-	0.5	-	μs
		高速	-	0.5	-	
t_D	比较器延迟时间	低速	-	3	9	
		高速	-	0.1	0.2	
V_{offset}	比较器偏移误差	低速	-	± 4	± 15	mV
		高速	-	± 4	± 15	
$I_{DD(VC)}$	比较器电流消耗	低速 ^[2]	-	0.25	0.45	μA
		高速 ^[3]	-	39	55	
V_{hys}	比较器迟滞	$VCx_CR0.HYS=0$	-	0	-	mV
		$VCx_CR0.HYS=1$	-	26	-	

[1] 数据基于表征结果，未经生产测试。

[2] 负端来源选择内置 1.2V 基准电压时，该功耗将增加 21~29 μA 。

[3] 该功耗由两部分组成：VC 自身功耗及 BGR 模块功耗。

7.3.17 可编程低电压检测器特性

表 7-33 可编程低电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IN}	输入电压范围	-	0	-	V_{DD}	
V_{TH}	检测阈值	LVD_CR0.VTH = 0	0.95 V_{TH}	1.8	1.05 V_{TH}	V
		LVD_CR0.VTH = 1		2.2		
		LVD_CR0.VTH = 2		2.6		
		LVD_CR0.VTH = 3		3.0		
		LVD_CR0.VTH = 4		3.4		
		LVD_CR0.VTH = 5		3.8		
		LVD_CR0.VTH = 6		4.2		
		LVD_CR0.VTH = 7		4.6		
I_{DD}	功耗	-	-	760	-	nA
t_{resp}	响应时间	-	-	32	-	μ s
t_{setup}	建立时间	-	-	100	-	μ s
V_{hys}	迟滞电压	-	-	40	-	mV

7.3.18 运算放大器特性

表 7-34 运算放大器特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IN}	输入电压	-	0	-	V_{DDA}	V
V_{OUT}	输出电压	-	0.1	-	$V_{DDA} - 0.1$	V
I_{OUT}	输出电流 ^[1]	-	-	-	6	mA
I_{DDA}	功耗 ^[2]	-	0.7	-	1.45	mA
R_L	负载电阻	输出偏差<1%	8	-	-	k Ω
T_{START}	初始化时间	-	2.5	-	-	μ s
V_{IO}	输入失调电压 ^[2]	-	-	1	-	mV
UGBM	单位增益带宽 ^[3]	-	-	11	-	MHz
SR	压摆率	-	-	10	-	V/ μ s
PGA	增益	-	1	-	32	-
V_{OS}	输入offset电压 ^[4]	-	-2.5	-	2.5	mV

[1] 在 $V_{IN} = 3.3V$ 条件下。

[2] 在 $OPA_CR.BIAS = 111$ 的条件下。

[3] 在OPA无外接电阻，且 $OPA_CR.LPMODE = 0$ 和 $OPA_CR.BIAS = 111$ 的条件下。

[4] 在 $2.4V \leq V_{IN} \leq 5V$ 条件下，且 $OPA_CR.LPMODE = 0$ 和 $OPA_CR.BIAS = 111$ 的条件下。

7.3.19 定时器特性

下表给出的参数由设计方式保证。

参见 7.3.11 I/O 口特性以了解作为特殊功能时的 I/O 口输入输出特性的细节。（输出比较，输入捕获，外部时钟以及 PWM 输出）

表 7-35 定时器特性

符号	参数	条件	最小值	典型值	最大值	单位
T _{res(TIM)}	定时器分辨率	-	-	1	-	t _{TIMCLK}
		f _{TIMCLK} = 48MHz	-	20.8	-	ns
f _{EXT}	定时器外部输入信号频率	-	-	-	f _{TIMCLK} /2	MHz
t _{MAX_COUNT}	最大定时周期	-	-	-	65536	t _{TIMCLK}

表 7-36 使用 10kHz (RC10K) 时 IWDG 最小/最大超时周期

分频系数	IWDG_CR.PRS	最小超时周期	最大超时周期	单位
4	0	0.381	1560	ms
8	1	0.762	3121	
16	2	1.524	6242	
32	3	3.048	12483	
64	4	6.095	24966	
128	5	12.190	49932	
256	6	24.381	99864	
512	7	48.762	199728	

表 7-37 使用 48MHz (PCLK) 时 WWDG 最小/最大超时周期

分频系数	控制位	最小超时周期	最大超时周期	单位
4096	0	0.086	3.413	ms
8192	1	0.171	6.826	
16384	2	0.342	13.653	
32768	3	0.683	27.306	
65536	4	1.366	54.613	
131072	5	2.731	109.226	
262144	6	5.461	218.428	
524288	7	10.923	436.906	

7.3.20 通信接口

I2C 接口特征参数

- I2C 接口符合 I2C-bus 规范和用户手册中
 - Standard-mode(Sm): 最高比特率 100kbit/s
 - Fast-mode(Fm): 最高比特率 400kbit/s
 - Fast-mode Plus(Fm+): 最高比特率 1Mbit/s
- 当 I2C 外设配置正确时, I2C 时序要求由设计保证 (请参阅用户手册)。
- SDA 和 SCL I/O 要求满足以下限制:
 - SDA 和 SCL I/O 引脚不是“真正的”开漏, 最高输入电压受规范限制。
当配置为开漏时, 连接在 I/O 引脚和 V_{DDIOX} 之间的 PMOS 被禁用, 但仍然存在。

有关 I2C I/O 特性, 请参见 7.3.11 I/O 口特性。

表 7-38 I2C 特性

符号	参数	标准模式 (100K)		快速模式 (400K)		高速模式 (1M)		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
$t_{w(SCLL)}$	SCL 时钟低时间	4.7	-	1.25	-	0.5	-	μs
$t_{w(SCLH)}$	SCL 时钟高时间	4.0	-	0.6	-	0.26	-	μs
$t_{su(SDA)}$	SDA 建立时间	250	-	100	-	50	-	ns
$t_h(SDA)$	SDA 数据保持时间	0	-	0	-	0	-	ns
$t_h(STA)$	开始条件保持时间	2.5	-	0.625	-	0.25	-	μs
$t_{su(STA)}$	重复的开始条件建立时间	2.5	-	0.6	-	0.25	-	
$t_{su(STO)}$	停止条件建立时间	0.25	-	0.25	-	0.25	-	
$t_w(STO:STA)$	停止条件至开始条件的时 间 (总线空闲)	4.7	-	1.3	-	0.5	-	

图 7-11 I2C 时序图

SPI 接口特征参数

表 7-39 SPI 特性

符号	参数	条件	最小值	最大值	单位
$t_{c(SCK)}$	SPI 时钟周期	主模式	-	24	ns
		从模式	-	18	
$t_{su(NSS)}$	NSS 建立时间	从模式	$1 \times t_{PCLK}$	-	
$t_{h(NSS)}$	NSS 保持时间	从模式	1.0	-	
$t_{w(SCKH)}$ $t_{w(SCKL)}$	SCK 高低电平时间	主模式/从模式	$0.5 \times t_{c(SCK)}$	-	
$t_{su(MI)}$ $t_{su(SI)}$	数据输入建立时间	主模式	1.0	-	
		从模式	1.0	-	
$t_{h(MI)}$ $t_{h(SI)}$	数据输入保持时间	主模式	1.0	-	
		从模式	2.0	-	
$t_{v(SO)}$	数据输出有效时间	主模式	-	10.0	
$t_{h(MO)}$	数据输出保持时间	从模式	2.1	-	

图 7-12 SPI 时序图-从模式 CPHA=0

图 7-13 SPI 时序图-从模式 CPHA=1

图 7-14 SPI 时序图-主模式

表 8-1 LQFP48 尺寸数据

符号	毫米			英寸 ^[1]		
	最小	典型	最大	最小	典型	最大
A	-	-	1.600	-	-	0.0630
A1	0.050	-	0.150	0.0020	-	0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090	-	0.200	0.0035	-	0.0079
D	8.800	9.000	9.200	0.3465	0.3543	0.3622
D1	6.800	7.000	7.200	0.2677	0.2756	0.2835
D3	-	5.500	-	-	0.2165	-
E	8.800	9.000	9.200	0.3465	0.3543	0.3622
E1	6.800	7.000	7.200	0.2677	0.2756	0.2835
E3	-	5.500	-	-	0.2165	-
e	-	0.500	-	-	0.0197	-
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1	-	1.000	-	-	0.0394	-
k	0°	3.5°	7°	0°	3.5°	7°
ccc	-	-	0.080	-	-	0.0031

[1] 英寸数值是由毫米数据转换而来，保持了 4 位小数。

器件标识

下图给出了顶部标记方向与引脚 1 标识符位置的示例。

印刷标记可能因供应链而异。其他可选标记或插入/加厚标记，用于识别整个供应链操作中的元素，未在下方说明。

图 8-2 LQFP48 顶部标记示例

注意：标记为 ES 或 E 或附有工程样品通知函的零件尚不合格，因此未获准用于生产。芯源半导体不在此类使用造成的任何后果负责。在任何情况下，芯源半导体均不对在生产中使用任何这些工程样品的客户负责。在决定使用这些工程样品进行认证活动之前，必须先联系芯源半导体的质量部门。

8.2 QFN48 封装信息

QFN48 是指 48 引脚，7×7mm quad flat no-leads package。

图 8-3 QFN48 引线

注意：图示并非严格按照比例绘制。

表 8-2 QFN48 尺寸数据

符号	毫米			英寸 ^[1]		
	最小	典型	最大	最小	典型	最大
A	0.70	0.75	0.80	0.0276	0.0295	0.0315
A1	-	0.02	0.05	-	0.0008	0.0020
b	0.18	0.25	0.30	0.0071	0.0098	0.0118
c	0.18	0.20	0.23	0.0071	0.0079	0.0091
D	6.90	7.00	7.10	0.2717	0.2756	0.2795
D2	5.30	5.40	5.50	0.2087	0.2126	0.2165
e	0.50 BSC			0.0197 BSC		
Ne	5.50 BSC			0.2165 BSC		
Nd	5.50 BSC			0.2165 BSC		
E	6.90	7.00	7.10	0.2717	0.2756	0.2795
E2	5.30	5.40	5.50	0.2087	0.2126	0.2165
L	0.35	0.40	0.45	0.0138	0.0157	0.0177
h	0.30	0.35	0.40	0.0118	0.0138	0.0157

[1] 英寸数值是由毫米数据转换而来，保持了 4 位小数。

器件标识

下图给出了顶部标记方向与引脚 1 标识符位置的示例。

印刷标记可能因供应链而异。其他可选标记或插入/加厚标记，用于识别整个供应链操作中的元素，未在下方说明。

图 8-4 QFN48 顶部标记示例

注意：标记为 ES 或 E 或附有工程样品通知函的零件尚不合格，因此未获准用于生产。芯源半导体不对此类使用造成的任何后果负责。在任何情况下，芯源半导体均不对在生产中使用任何这些工程样品的客户负责。在决定使用这些工程样品进行认证活动之前，必须先联系芯源半导体的质量部门。

8.3 热特征参数

芯片的最大结温 T_{Jmax} 不得达到表 7-3: 温度特性中给出的最大结温值。

芯片的最大结温 T_{Jmax} ，可由下式计算：

$$T_{Jmax} = T_{Amax} + (P_{Dmax} \times \Theta_{JA})$$

式中：

- T_{Amax} 为最大环境温度，单位是 °C
- Θ_{JA} 为对应封装的结-环境热阻，单位是 °C/W
- P_{Dmax} 是 P_{INTmax} 和 $P_{I/Omax}$ 的和 ($P_{Dmax} = P_{INTmax} + P_{I/Omax}$)
- P_{INTmax} 是 I_{DD} 和 V_{DD} 的乘积，用瓦特表示，这也是芯片内部功耗的最大值。
- $P_{I/Omax}$ 表示输出引脚上的最大功耗，其中：

$$P_{I/Omax} = \sum (V_{OL} \times I_{OL}) + \sum ((V_{DD} - V_{OH}) \times I_{OH})$$

需要将 I/O 口的实际电平情况和电流情况纳入精确计算。

表 8-3 封装温度特性

符号	范围	值	单位
Θ_{JA}	结-环境热阻 LQFP48 – 7mm×7mm	55	°C/W
	结-环境热阻 QFN48 – 7mm×7mm	28	

8.3.1 参考文档

JESD51-2 Integrated Circuits Thermal Test Method Environment Conditions – Natural Convection (Still Air).
Available from www.jedec.org.

9 订货信息

型号举例:

CW32L012C8T6x

产品家族

CW32=ARM-based

产品系列

L=低功耗系列

子系列

012=CW32L012xx

引脚数

F=20 pins

K=32 pins

C=48 pins

Y=16 pins

代码容量

6=32K字节Flash

8=64K字节Flash

封装

M=SOP

P=TSSOP

T/S=LQFP

U/V=QFN

温度范围

6=-40°C~85°C

7=-40°C~105°C

选项

xxx=预编程订制品

TR=卷带包装品

表 9-1 最小订单量 (MOQ)

型号	包装方式	数量	MOQ	MSL	备注
CW32L012C8T6	Tray	250 片/盘	2500 片	3	10 盘/盒, 6 盒/箱, 单盒抽真空
CW32L012C8U6	Tray	260 片/盘	2600 片	3	10 盘/盒, 6 盒/箱, 单盒抽真空

10 版本信息

表 10-1 文档修订信息

日期	版本	变更信息
2025-07-16	Rev 1.0	初始发布。