



武汉芯源半导体有限公司

WUHAN XINYUAN SEMICONDUCTOR CO., LTD

CW32F002 数据手册

ARM® Cortex®-M0+ 32 位微控制器，16K 字节 FLASH，2K 字节 RAM

版本号：Rev 1.2

重要提示 - 请仔细阅读

武汉芯源半导体有限公司保留随时对产品和本文档进行更改、更正、增强、修改的权利，恕不另行通知。购买者应该在官网上获取最新的产品信息。

产品下单前，芯源半导体根据在订购时的销售条款和条件进行销售承认。购买者对芯源半导体产品的选择和使用负全部责任，芯源半导体对应用帮助活动和对购买者的产品的设计不承担任何责任。芯源半导体在此，未授予任何知识产权的任何明示或暗示的许可。转售具有与此处所述信息不同的规定的芯源半导体产品将使芯源半导体对此类产品授予的任何保证无效。

CW 标志是芯源半导体的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息取代并替换本文档任何先前版本中提供的信息。

© 2021 Wuhan Xinyuan Semiconductor Co., Ltd. – All rights reserved

www.whxy.com

目录

1	产品特性	3
2	简介	5
3	描述	6
4	功能一览	8
4.1	集成 FLASH 和 SRAM 的 ARM® Cortex®-M0+ 微处理器平台	8
4.2	存储器	8
4.3	引导模式	8
4.4	循环冗余校验计算单元 (CRC)	9
4.5	电源管理	10
4.5.1	电源供电方案	10
4.5.2	电源监控	10
4.5.3	电源稳压器	10
4.5.4	低功耗工作模式	10
4.6	时钟和启动	11
4.7	通用输入输出端口 (GPIO)	12
4.8	嵌套向量中断控制器 (NVIC)	12
4.9	模拟数字转换器 (ADC)	12
4.10	模拟电压比较器 (VC)	13
4.11	低电压检测器 (LVD)	14
4.12	定时器和看门狗	15
4.12.1	通用定时器 (GTIM)	15
4.12.2	基本定时器 (BTIM1.3)	15
4.12.3	独立看门狗 (IWDG)	16
4.12.4	窗口看门狗 (WWDG)	16
4.12.5	SysTick 定时器	16
4.13	I2C 接口 (I2C)	17
4.14	串行接口 (UART)	17
4.15	串行外设接口 (SPI)	17
4.16	串行调试接口 (SWD)	18
5	引脚定义	19
6	地址镜像	24
7	电气特性	26
7.1	参数条件	26
7.1.1	最大值和最小值	26
7.1.2	典型值	26
7.1.3	典型曲线	26



7.1.4	负载电容.....	26
7.1.5	引脚输入电压.....	27
7.1.6	电源系统.....	27
7.1.7	电流消耗测试.....	28
7.2	极限参数.....	29
7.3	工作条件.....	30
7.3.1	一般工作条件.....	30
7.3.2	上电 / 掉电时的工作条件	30
7.3.3	内置复位和电源控制电路特性.....	31
7.3.4	供电电流特性.....	32
7.3.5	低功耗模式及其唤醒时间.....	35
7.3.6	外部时钟源特性.....	35
7.3.7	内部时钟源特性.....	36
7.3.8	存储器特性.....	38
7.3.9	ESD 特性	38
7.3.10	I/O 口特性	39
7.3.11	NRST 引脚特性.....	42
7.3.12	12 位 ADC 特性.....	43
7.3.13	可编程低电压检测器特性.....	45
7.3.14	模拟电压比较器特性.....	46
7.3.15	定时器特性.....	47
7.3.16	通信接口.....	48
8	封装信息	51
8.1	TSSOP20 封装信息.....	51
8.2	QFN20 封装信息.....	54
8.3	热特征参数	56
8.3.1	参考文档.....	56
9	订货信息	57
10	版本历史	58



1 产品特性

- 内核：ARM® Cortex®-M0+
 - 最高主频 48MHz
- 工作温度：-40°C 至 105°C；工作电压：1.65V 至 5.5V
- 存储容量
 - 最大 16K 字节 FLASH，数据保持 25 年 @85°C
 - 最大 2K 字节 RAM，支持奇偶校验
 - 22 字节 OTP 存储器
- CRC 硬件计算单元
- 复位和电源管理
 - 低功耗模式（Sleep，DeepSleep）
 - 上电和掉电复位（POR/BOR）
 - 可编程低电压检测器（LVD）
- 时钟管理
 - 内置 48MHz RC 振荡器
 - 内置 32kHz RC 振荡器
 - 内置 10kHz RC 振荡器
 - 内置 150kHz RC 振荡器
 - 外部引脚输入时钟
 - 允许独立关断各外设时钟
- 支持最多 17 路 I/O 接口
 - 所有 I/O 口支持中断功能
 - 所有 I/O 支持中断输入滤波功能
- 模数转换器
 - 12 位精度，±1 LSB
 - 最高 1M SPS 转换速度
 - 模拟看门狗功能
- 双路电压比较器
- 定时器
 - 一组 16 位通用定时器
 - 三组 16 位基本定时器
 - 窗口看门狗定时器
 - 独立看门狗定时器
- 通信接口
 - 两路低功耗 UART，支持小数波特率
 - 一路 SPI 接口 12Mbit/s
 - 一路 I2C 接口 1Mbit/s
 - IR 调制器



- 串行调试接口 (SWD)
- 80 位唯一 ID

表 1-1 封装型号列表

系列	型号	封装
CW32F002x3	CW32F002F3	TSSOP20
		QFN20

2 简介

本数据手册提供订货信息和 CW32F002 芯片的机械电气特性。

本文需要结合 CW32F002 的用户手册共同阅读。

关于 ARM® Cortex®-M0+ 的相关信息，请参考 www.arm.com 网站上的《Cortex®-M0+ Technical Reference Manual》。




3 描述

CW32F002 是基于 eFlash 的单芯片微控制器，集成了主频高达 48MHz 的 ARM® Cortex®-M0+ 内核、高速嵌入式存储器（多至 16K 字节 FLASH 和多至 2K 字节 SRAM）以及一系列全面的增强型外设和 I/O 口。

所有型号都提供全套的通信接口（两路 UART、一路 SPI 和一路 I2C）、12 位高速 ADC、一组 16 位通用定时器和三组 16 位基本定时器。

CW32F002 可以在 -40°C 到 105°C 的温度范围内工作，供电电压宽达 $1.65\text{V} \sim 5.5\text{V}$ 。支持 Sleep 和 DeepSleep 两种低功耗工作模式。内部框图如下图所示：

图 3-1 内部框图



CW32F002 提供 TSSOP20、QFN20 两种不同的封装形式，不同封装的产品所能实现的功能有所不同，具体情况如下表所示：

表 3-1 CW32F002 家族产品功能列表

外设		CW32F002F3P7	CW32F002F3U7
FLASH (K 字节)		16	16
SRAM (K 字节)		2	2
定时器	通用定时器	1	1
	基本定时器	3	3
SPI		1	1
I2C		1	1
UART		2	2
12 位 ADC (输入通道数)		1 (13 外 1 内)	1 (13 外 1 内)
GPIO		17	17
内核主频		48MHz	
工作电压		1.65V ~ 5.5V	
工作温度		-40°C ~ 105°C	
封装		TSSOP20	QFN20



4 功能一览

4.1 集成 FLASH 和 SRAM 的 ARM® Cortex®-M0+ 微处理器平台

ARM® Cortex®-M0+ 内核是 ARM® 为小型嵌入式系统开发的最新一代 32 位内核平台，用以实现方便使用的低成本解决方案。该平台在仅需有限的引脚数和功率消耗的同时，给用户出色计算性能和快速的中断响应。

ARM® Cortex®-M0+ 32 位精简指令集处理器提供出色的代码效率，在小储存空间的条件下给用户对 ARM 内核所期望的高性能。

CW32F002 家族产品均采用嵌入式 ARM 内核并保持与所有 ARM 工具和软件的全面兼容。

4.2 存储器

产品包含如下功能：

- 以系统时钟速度对 2K 字节嵌入式 SRAM 的零等待访问，并具有奇偶校验和异常管理功能，适用于高可靠性关键应用。
- 非易失存储器 FLASH 分为 2 个区域
 - 16K 字节嵌入式 FLASH 用于存放用户程序和数据；
 - 2.5K 字节的启动程序存储器。
- FLASH 存储器擦写以及读保护：通过寄存器进行 FLASH 存储器的擦写保护，通过 ISP 指令进行 4 级读保护等级设置。
 - LEVEL0
无读保护，可通过 SWD 或者 ISP 方式对 FLASH 进行读取操作。
 - LEVEL1
FLASH 读保护，不可通过 SWD 或 ISP 方式读取。可通过 ISP 或者 SWD 接口降低保护等级到 LEVEL0，降级后 FLASH 处于整片擦除状态。
 - LEVEL2
FLASH 读保护，不可通过 SWD 或 ISP 方式读取。可通过 ISP 接口降低保护等级到 LEVEL0，降级后 FLASH 处于整片擦除状态。
 - LEVEL3
FLASH 读保护，不可通过 SWD 或 ISP 方式读取。不支持任何方式的保护等级降级。

4.3 引导模式

CW32F002 支持如下两个启动选项：

- 运行内部 Bootloader
- 运行用户程序

当运行 Bootloader 时，用户可通过 UART1（引脚为 PA02/PA05）利用 ISP 通信协议进行 FLASH 编程。

4.4 循环冗余校验计算单元 (CRC)

CRC 计算单元可按所选择的算法和参数配置来生成数据流的 CRC 码。

有些应用中，可利用 CRC 技术来验证数据的传输和存储的完整性。

产品支持 4 种常用的 CRC 算法，包括：

CRC16_CCITT

CRC16_CCITT_FALSE

CRC16_X25

CRC16_XMODEM



4.5 电源管理

4.5.1 电源供电方案

- $V_{DD} = 1.65V \sim 5.5V$
为各数字和模拟电路提供电源，通过 VDD 引脚接入。

关于电源引脚供电的详细情况可参见图 7-3 电源系统。

4.5.2 电源监控

产品内部集成上电复位（POR）和掉电复位（BOR）电源监控电路，电源上电后始终处于工作状态。POR/BOR 监控 VDD 电源电压，当监测到电源电压低于复位阈值（ $V_{POR/BOR}$ ）时，系统会进入复位状态。用户无需额外增加外部硬件复位电路。

4.5.3 电源稳压器

内置稳压器具有“正常”和“低功耗”两种工作模式，并且在复位后一直保持工作。

- “正常”模式：对应全速操作的状态。
- “低功耗”模式：对应部分供电工作状态，包括 Sleep 和 DeepSleep 工作模式。

4.5.4 低功耗工作模式

CW32F002 微控制器支持两种低功耗模式。

- Sleep 模式
在 Sleep 模式下，CPU 停止运行，所有外设保持工作，并且可以在发生中断或事件的时候唤醒 CPU。
- DeepSleep 模式
DeepSleep 用于实现最低功耗，CPU 停止运行，高速时钟模块（HSIOSC、HEX）自动关闭，低速时钟（LSI、RC10K、RC150K）保持原状态不变。
当发生外部复位，或 IWDG 复位，或部分外设中断发生时，芯片退出 DeepSleep 模式。




4.6 时钟和启动

MCU 复位后，默认选择 HSI（由内部 48MHz HSIOSC 振荡器分频产生）作为 SysClk 的时钟源，系统时钟频率默认值是 8MHz。用户可以使用程序启动外部输入时钟电路，并将系统时钟源切换到外部时钟源。

有多个预分频器允许由应用程序配置 AHB 和 APB 域的频率，AHB 和 APB 域的最大频率为 48MHz。

系统内部时钟树如下图所示：

图 4-1 CW32F002 的时钟树



4.7 通用输入输出端口 (GPIO)

每个 GPIO 引脚可软件配置为推挽或开漏的数字输出，或带内部上拉或下拉的数字输入，以及外设复用功能。部分 GPIO 引脚具有模拟功能，与内部模拟外设连接。所有 I/O 可配置为外部中断输入引脚，同时具有数字滤波功能。

4.8 嵌套向量中断控制器 (NVIC)

CW32F002 系列嵌入了一个嵌套向量中断控制器，能够处理多达 32 个可屏蔽外部中断（不包括内核的 16 个中断源），支持可编程 4 级优先级。

- 中断入口向量地址可重映射
- 紧耦合的 NVIC 与内核的接口
- 处理后发的高优先级中断
- 支持尾链处理
- 处理器状态自动保存

此硬件模块提供灵活的中断管理功能，并具有最小的中断延迟。

4.9 模拟数字转换器 (ADC)

内置 12 位模数转换器具有多达 13 个外部通道和 1 个内部通道 (VDD/3)，支持单通道或序列模式转换。

在序列通道模式下，对选定的一组模拟输入自动转换。

可以外接高精度电压基准。

模拟看门狗功能可以精确地监控一个选定通道的转换电压。当转换电压位于所设定的阈值范围时会产生中断。



4.10 模拟电压比较器 (VC)

内部集成 2 个模拟电压比较器 (VC)，用于比较两路模拟输入电压，并将比较结果从引脚输出。电压比较器的正端输入支持多达 8 路外部模拟输入，负端既支持 8 路外部模拟输入，又支持 ADC 参考电压和内部电阻分压器输出电压。比较结果输出具有滤波功能、迟滞窗口功能，以及极性选择。支持比较中断，可用于低功耗模式下唤醒 MCU。

模拟电压比较器 (VC) 的主要特性有：

- 双路的模拟电压比较器 VC1、VC2
- 内部 64 阶电阻分压器
- 8 路外部模拟信号输入
- 2 路片内模拟输入信号：
 - 内置电阻分压器输出电压
 - ADC 参考电压
- 可选择输出极性
- 支持迟滞窗口比较功能
- 可编程的滤波器和滤波时间
- 3 种中断触发方式，可组合使用：
 - 高电平触发
 - 上升沿触发
 - 下降沿触发
- 支持低功耗模式下运行，中断唤醒 MCU



4.11 低电压检测器 (LVD)

低电压检测器 (LVD) 用于监测 VDD 电源电压或外部引脚输入电压，当被监测电压与 LVD 阈值的比较结果满足触发条件时，将产生 LVD 中断或复位信号，通常用于处理一些紧急任务。

LVD 产生的中断和复位标志，只能由软件清零；只有当中断或复位标志被清零后，在再次达到触发条件时，LVD 才能再次产生中断或者复位信号。

低电压检测器 (LVD) 的主要特性有：

- 4 路监测电压源：
VDD 电源电压、PA00、PB03、PB06 引脚输入。
- 16 阶阈值电压，范围 1.8V~3.3V
- 3 种触发条件，可组合使用
 - 电平触发：电压低于阈值
 - 下降沿触发：电压跌落到阈值以下的下降沿
 - 上升沿触发：电压回升到阈值以上的上升沿
- 可触发产生中断或复位信号，二者不能同时产生
- 8 阶滤波可配置
- 支持迟滞功能
- 支持低功耗模式下运行，中断唤醒 MCU



4.12 定时器和看门狗

CW32F002 微控制器内部集成一个通用定时器，以及三个基本定时器。

各个不同定时器的功能差异如下表所示：

表 4-2 定时器功能比较

定时器类型	定时器	计数器位宽	计数方式	分频因子	捕获 / 比较通道	互补输出
通用定时器	GTIM	16 位	上 / 下 / 上下	$2^N(N=0,..15)$	4	1
基本定时器	BTIM1	16 位	上	$2^N(N=0,..15)$	0	1
	BTIM2	16 位	上	$2^N(N=0,..15)$	0	1
	BTIM3	16 位	上	$2^N(N=0,..15)$	0	1

4.12.1 通用定时器 (GTIM)

内部集成 1 个通用定时器 (GTIM)，GTIM 包含一个 16bit 自动重装载计数器并由一个可编程预分频器驱动。GTIM 支持定时器模式、计数器模式、触发启动模式和门控模式 4 种基本工作模式，带有 4 路独立的捕获 / 比较通道，可以测量输入信号的脉冲宽度（输入捕获）或者产生输出波形（输出比较和 PWM）。

4.12.2 基本定时器 (BTIM1..3)

内部集成 3 个基本定时器 (BTIM)，每个 BTIM 完全独立且功能相同，各包含一个 16bit 自动重装载计数器并由一个可编程预分频器驱动。BTIM 支持定时器模式、计数器模式、触发启动模式和门控模式 4 种工作模式，支持溢出事件触发中断请求。得益于对触发信号的精细处理设计，使得 BTIM 可以由硬件自动执行触发信号的滤波操作，还能令触发事件产生中断。



4.12.3 独立看门狗 (IWDG)

独立看门狗定时器 (IWDG) 使用专门的内部 RC 时钟源 RC10K，可避免运行时受到外部因素影响。一旦启动 IWDG，用户需要在规定时间间隔内对 IWDG 的计数器进行重载，否则产生溢出会触发复位或产生中断信号。IWDG 启动后，可停止计数。用户可选择在深度休眠模式下 IWDG 保持运行或暂停计数。

专门设置的键值寄存器可以锁定 IWDG 的关键寄存器，防止寄存器被意外修改。

4.12.4 窗口看门狗 (WWDG)

CW32F002 微控制器内部集成窗口看门狗定时器 (WWDG)，用户需要在设定的时间窗口内进行刷新，否则看门狗溢出将触发系统复位。WWDG 通常被用来监测有严格时间要求的程序执行流程，防止由外部干扰或未知条件造成应用程序的执行异常，导致发生系统故障。

4.12.5 SysTick 定时器

此定时器常用于实时操作系统，但也可用作标准递减计数器。它的特点是：

- 24 位递减计数器
- 自动重载能力
- 当计数器达到 0 时产生可屏蔽的系统中断



4.13 I2C 接口 (I2C)

I2C 控制器能按照设定的传输速率将需要发送的数据按照 I2C 规范串行发送到 I2C 总线上，同时对通信过程中的状态进行检测，支持多主机通信的总线冲突和仲裁处理。

I2C 控制器的主要特性有：

- 支持主机发送 / 接收，从机发送 / 接收四种工作模式
- 支持时钟延展 (时钟同步) 和多主机通信冲突仲裁
- 支持标准 (100Kbps)/ 快速 (400Kbps)/ 高速 (1Mbps) 三种工作速率
- 支持 7bit 寻址功能
- 支持 3 个从机地址
- 支持广播地址
- 支持输入信号噪声过滤功能
- 支持中断状态查询功能

4.14 串行接口 (UART)

通用异步收发器 (UART) 支持异步全双工、同步半双工和单线半双工模式，支持硬件数据流控和多机通信；可编程数据帧结构；可以通过小数波特率发生器提供宽范围的波特率选择。

UART 控制器工作在双时钟域下，允许在深度休眠模式下进行数据的接收，接收完成中断可以唤醒 MCU 回到运行模式。

4.15 串行外设接口 (SPI)

串行外设接口 (SPI) 支持双向全双工、单线半双工和单工通信模式，可配置 MCU 作为主机或从机，支持多主机通信模式。

串行外设接口 (SPI) 的主要特性有：

- 支持主机模式、从机模式
- 支持全双工、单线半双工、单工
- 可选的 4 位到 16 位数据帧宽度
- 支持收发数据 LSB 或 MSB 在前
- 可编程时钟极性和时钟相位
- 主机模式下通信速率高达 PCLK/2
- 从机模式下通信速率高达 PCLK/4
- 支持多机通信模式
- 8 个带标志位的中断源



4.16 串行调试接口（SWD）

提供一个 ARM SWD 接口，用户可使用芯源半导体的 CW-DAPLINK 连接到 MCU，在 IDE 开发环境中进行调试和仿真。



5 引脚定义

图 5-1 TSSOP20 封装引脚图（顶视图）




图 5-2 QFN20 封装引脚图（顶视图）




表 5-1 引脚定义表中的项目说明和缩写

名称	缩写	定义
引脚名	除非有特别说明，在复位后引脚的默认功能和引脚名相同	
引脚类型	S	电源引脚
	I	输入引脚
	I/O	输入 / 输出引脚
I/O 架构	TTa	连接模拟功能的 I/O 口
	TC	标准的 I/O 口
	RST	复位输入引脚
备注	除非有特别说明，在复位后所有引脚处于高阻输入状态	
附加功能	数字功能	功能由 GPIOx_AFRL 寄存器的值决定
	模拟功能	功能直接由外设寄存器决定



表 5-2 CW32F002 引脚定义

引脚号		引脚名称 (复位后的 默认功能)	引脚类型	I/O 结构	注	附加功能	
TSSOP20	QFN20					数字功能	模拟功能
1	18	PC00	I/O	TTa	-	UART2_RXD, UART1_TXD, SPI_SCK, ATIM_CH1A, GTIM_CH2, BTIM1_TOGP, HCLK_OUT	ADC_AIN5, VC2_CH6
2	19	PC01	I/O	TTa	-	UART2_TXD, GTIM_ETR, SPI_MISO, ATIM_CH2A, GTIM_CH3, BTIM1_TOGN, VC1_OUT	ADC_AIN6, VC2_CH7
3	20	PC02	I/O	TTa	-	UART2_RXD, IR_OUT, SPI_MOSI, ATIM_CH3A, GTIM_CH4, HCLK_OUT, AWT_ETR	ADC_AIN7, VC1_CH0
4	1	PC05/ NRST	I/O	RST	-	默认为芯片复位输入，也可作为 GPIO 端口，请参考 SYSCTRL_CR2.RSTIO 位域	
5	2	PB00	I/O	TTa	-	UART1_RXD, I2C_SDA, SPI_CS, ATIM_CH1B, GTIM_CH1, GTIM_TOGP, AWT_ETR	ADC_AIN8, VC1_CH1, HEX_PB00
6	3	PB01	I/O	TTa	-	UART1_TXD, LVD_OUT, I2C_SCL, ATIM_BK, GTIM_CH2, GTIM_TOGN, AWT_ETR	ADC_AIN9, VC1_CH2, HEX_PB01
7	4	VSS	S	-	-	Ground	
8	5	PA02/ SWDIO	I/O	TC	1	UART1_RXD, UART2_TXD, I2C_SDA, GTIM_ETR, GTIM_CH3, VC2_OUT, AWT_ETR	
9	6	VDD	S	-	-	电源供电	
10	7	PB06	I/O	TTa	-	UART1_TXD, I2C_SCL, SPI_CS, ATIM_CH1A, GTIM_TOGP, BTIM2_TOGP, HCLK_OUT	ADC_AIN10, LVD_CH1
11	8	PB05	I/O	TTa	-	UART1_RXD, I2C_SDA, BTIM_ETR, ATIM_CH1B, GTIM_TOGN, BTIM2_TOGN, ATIM_BK	ADC_AIN11, VC1_CH3
12	9	PB04	I/O	TTa	-	UART2_TXD, I2C_SCL, GTIM_ETR, ATIM_ETR, GTIM_CH1, BTIM3_TOGN, ATIM_BK	ExRef, VC1_CH4
13	10	PB03	I/O	TTa	-	UART2_RXD, I2C_SDA, PCLK_OUT, ATIM_CH2A, GTIM_CH2, BTIM3_TOGP, IR_OUT	ADC_AIN12, VC1_CH5, LVD_CH2
14	11	PB02	I/O	TTa	-	UART1_TXD, UART2_CTS, SPI_CS, ATIM_CH2B, GTIM_CH3, BTIM1_TOGP, MCO_OUT	ADC_AIN0, VC1_CH6, VC2_CH0



引脚号		引脚名称 (复位后的 默认功能)	引脚类型	I/O 结构	配置	附加功能	
TSSOP20	QFN20					数字功能	模拟功能
15	12	PA00	I/O	TTa	-	UART1_RXD, UART2_RTS, SPI_SCK, ATIM_CH3A, GTIM_CH4, BTIM1_TOGN, VC1_OUT	VC1_CH7, VC2_CH1, LVD_CH3
16	13	PA01	I/O	TTa	-	UART2_TXD, VC2_OUT, SPI_MOSI, ATIM_CH3B, GTIM_CH1, BTIM2_TOGP, MCO_OUT	ADC_AIN1, VC2_CH2
17	14	PA04	I/O	TTa	-	UART1_RXD, IR_OUT, SPI_MISO, ATIM_CH3B, GTIM_CH2, BTIM2_TOGN, GTIM_ETR	ADC_AIN2, VC2_CH3
18	15	PA05/ SWCLK	I/O	TTa	1	UART1_TXD, UART2_RXD, I2C_SCL, GTIM_CH4, BTIM_ETR, MCO_OUT	
19	16	PA06	I/O	TTa	-	UART1_CTS, UART2_TXD, I2C_SDA, ATIM_CH2B, GTIM_CH3, BTIM3_TOGP, LVD_OUT	ADC_AIN3, VC2_CH4
20	17	PA07	I/O	TTa	-	UART1_RTS, UART2_RXD, VC1_OUT, ATIM_CH1B, GTIM_CH4, BTIM3_TOGN, ATIM_BK	ADC_AIN4, VC2_CH5

注 1: 复位后, 此引脚被配置为 SWDIO 和 SWCLK 功能, 同时内部上拉电阻被默认接通。



表 5-3 通过 GPIOA_AFRL 寄存器选择的特殊功能列表

引脚名	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7
PA00	UART1_RXD	UART2_RTS	SPI_SCK	ATIM_CH3A	GTIM_CH4	BTIM1_TOGN	VC1_OUT
PA01	UART2_TXD	VC2_OUT	SPI_MOSI	ATIM_CH3B	GTIM_CH1	BTIM2_TOGP	MCO_OUT
PA02/ SWDIO	UART1_RXD	UART2_TXD	I2C_SDA	GTIM_ETR	GTIM_CH3	VC2_OUT	AWT_ETR
PA04	UART1_RXD	IR_OUT	SPI_MISO	ATIM_CH3B	GTIM_CH2	BTIM2_TOGN	GTIM_ETR
PA05/ SWCLK	UART1_TXD	UART2_RXD	I2C_SCL		GTIM_CH4	BTIM_ETR	MCO_OUT
PA06	UART1_CTS	UART2_TXD	I2C_SDA	ATIM_CH2B	GTIM_CH3	BTIM3_TOGP	LVD_OUT
PA07	UART1_RTS	UART2_RXD	VC1_OUT	ATIM_CH1B	GTIM_CH4	BTIM3_TOGN	ATIM_BK

表 5-4 通过 GPIOB_AFRL 寄存器选择的特殊功能列表

引脚名	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7
PB00	UART1_RXD	I2C_SDA	SPI_CS	ATIM_CH1B	GTIM_CH1	GTIM_TOGP	AWT_ETR
PB01	UART1_TXD	LVD_OUT	I2C_SCL	ATIM_BK	GTIM_CH2	GTIM_TOGN	AWT_ETR
PB02	UART1_TXD	UART2_CTS	SPI_CS	ATIM_CH2B	GTIM_CH3	BTIM1_TOGP	MCO_OUT
PB03	UART2_RXD	I2C_SDA	PCLK_OUT	ATIM_CH2A	GTIM_CH2	BTIM3_TOGP	IR_OUT
PB04	UART2_TXD	I2C_SCL	GTIM_ETR	ATIM_ETR	GTIM_CH1	BTIM3_TOGN	ATIM_BK
PB05	UART1_RXD	I2C_SDA	BTIM_ETR	ATIM_CH1B	GTIM_TOGN	BTIM2_TOGN	ATIM_BK
PB06	UART1_TXD	I2C_SCL	SPI_CS	ATIM_CH1A	GTIM_TOGP	BTIM2_TOGP	HCLK_OUT

表 5-5 通过 GPIOC_AFRL 寄存器选择的特殊功能列表

引脚名	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7
PC00	UART2_RXD	UART1_TXD	SPI_SCK	ATIM_CH1A	GTIM_CH2	BTIM1_TOGP	HCLK_OUT
PC01	UART2_TXD	GTIM_ETR	SPI_MISO	ATIM_CH2A	GTIM_CH3	BTIM1_TOGN	VC1_OUT
PC02	UART2_RXD	IR_OUT	SPI_MOSI	ATIM_CH3A	GTIM_CH4	HCLK_OUT	AWT_ETR

6 地址镜像

图 6-1 CW32F002 的内部地址镜像




表 6-1 CW32F002 的外设寄存器边界地址

设备或总线	边界地址	大小	对应外设
主 FLASH 存储器	0x0000 0000 - 0x0000 3FFF	16KB	主 FLASH
OTP 存储器	0x0010 0770 - 0x0010 0785	22B	OTP
启动程序存储器	0x0010 0000 - 0x0010 09FF	2.5KB	BootLoader
SRAM 存储器	0x2000 0000 - 0x2000 07FF	2KB	SRAM
APB1 外设	0x4000 0400 - 0x4000 07FF	1KB	GTIM
	0x4000 2C00 - 0x4000 2FFF	1KB	WWDT
	0x4000 3000 - 0x4000 33FF	1KB	IWDT
APB2 外设	0x4000 4400 - 0x4000 47FF	1KB	UART2
	0x4000 5400 - 0x4000 57FF	1KB	I2C
APB3 外设	0x4001 0000 - 0x4001 03FF	1KB	SYSCTRL
	0x4001 2400 - 0x4001 27FF	1KB	ADC
	0x4001 2800 - 0x4001 2BFF	1KB	VC/LVD
	0x4001 3000 - 0x4001 33FF	1KB	SPI
	0x4001 3800 - 0x4001 3BFF	1KB	UART1
APB4 外设	0x4001 4800 - 0x4001 4BFF	1KB	BTIM1/2/3
	0x4001 4C00 - 0x4001 4FFF	1KB	AWT
AHB 外设	0x4002 2000 - 0x4002 23FF	1KB	FLASH CTRL
	0x4002 3000 - 0x4002 33FF	1KB	CRC
	0x4800 0000 - 0x4800 03FF	1KB	GPIOA
	0x4800 0400 - 0x4800 07FF	1KB	GPIOB
	0x4800 0800 - 0x4800 0BFF	1KB	GPIOC
M0+ 外设	0xE000 0000 - 0xE00F FFFF	1MB	M0+ 内核外设



7 电气特性

7.1 参数条件

除非特别说明，所有的电压值都指相对于 V_{SS} 。

7.1.1 最大值和最小值

除非特别说明，在环境温度、电源电压和时钟频率的最坏条件下，通过在 $T_A = 25^{\circ}\text{C}$ 和 $T_A = T_{A\text{max}}$ (由所选温度范围给出) 环境下对 100% 产品的测试来得出各项参数的最大值和最小值保证。

在表格下方的注解中可能会提示有些数据是通过推算、设计模拟和 / 或工艺特性得到的，这些数据不是在生产线上测试得到的。在推算的基础上，最小值和最大值是通过样本测试后，取其平均值再加减三倍的标准分布 (平均 $\pm 3\sigma$) 得到。

7.1.2 典型值

除非特别说明，典型值是基于 $T_A = 25^{\circ}\text{C}$ 和 $V_{DD} = 3.3\text{V}$ 测试环境的。这些数据仅用于设计指导而未经实验验证。


7.1.3 典型曲线

除非特别说明，所有的典型曲线仅用于设计指导而未经实验验证。

7.1.4 负载电容

测量引脚参数时的负载条件如下图所示：


图 7-1 引脚负载条件



7.1.5 引脚输入电压


引脚输入电压的测量方式如下图所示：

图 7-2 引脚输入电压



7.1.6 电源系统

图 7-3 电源系统




注 1：每个电源对（ V_{DD}/V_{SS} ）必须使用滤波陶瓷电容器去耦，如上图所示。这些电容必须尽可能靠近相应引脚放置或最近距离位于 PCB 背面，以确保芯片的稳定运行。

注 2：所有的 V_{DD} 引脚都必须供电，且电压相同。

7.1.7 电流消耗测试

图 7-4 测试方式



7.2 极限参数

高于表 7-1、表 7-2 和表 7-3 所列的绝对最大额定值的应力可能会对芯片造成永久性的破坏。这些只是压力额定值，并不表示芯片在这种条件下能够正常工作。长时间处于最大额定条件下可能会影响芯片的可靠性。

表 7-1 电压特性

符号	描述	最小值	最大值	单位
$V_{DD} - V_{SS}$	外供主电源电压	-0.3	6.0	V
V_{IN}^1	IO 口输入电压	$V_{SS} - 0.3$	$V_{DD} + 0.3$	V
$V_{ESD(HBM)}$	静电放电电压（人体模式）	参见表 7-19 ESD 特性		kV

注 1: V_{IN} 的最大值是不能超过的，同时参见表 7-2 的最大允许注入电流值。

表 7-2 电流特性

符号	描述	最大值	单位
$I_{VDD(PIN)}$	V_{DD} 供电线的灌电流总和（流入）	+100	mA
$I_{VSS(PIN)}$	V_{SS} 供电线的拉电流总和（流出）	-100	
$I_{IO(PIN)}$	单个 I/O 或控制引脚灌入的电流	+25	
	单个 I/O 或控制引脚输出的电流	-25	
$\Sigma I_{IO(PIN)}$	全部 I/O 或控制引脚灌入的电流总和	+80	
	全部 I/O 或控制引脚输出的电流总和	-80	
$I_{INJ(PIN)}^{1, 2}$	TC 和 RST 引脚的注入电流	± 5	
	TTa 引脚的注入电流	± 5	
$\Sigma I_{INJ(PIN)}$	全部 I/O 或控制引脚注入的电流总和 ³	± 25	

注 1: $I_{INJ(PIN)}$ 绝对不可以超过它的极限，即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值，也要保证在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > V_{DD}$ 时，有一个正向注入电流；当 $V_{IN} < V_{SS}$ 时，有一个反向注入电流。

注 2: 反向注入电流会干扰器件的模拟性能。

注 3: 当几个 I/O 口同时有注入电流时， $\Sigma I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基于在器件 4 个 I/O 端口上 $\Sigma I_{INJ(PIN)}$ 最大值的特性。

表 7-3 温度特性

符号	描述	值	单位
T_{STG}	储存温度范围	-65 至 150	°C
T_J	最大结温	125	



7.3 工作条件

7.3.1 一般工作条件

表 7-4 一般工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 总线频率	$V_{\text{DD}} \geq 1.8\text{V}$	0	48	MHz
f_{PCLK}	内部 APB 总线频率	$V_{\text{DD}} \geq 1.8\text{V}$	0	48	
f_{HCLK}	内部 AHB 总线频率	$1.65\text{V} \leq V_{\text{DD}} < 1.8\text{V}$	0	24	
f_{PCLK}	内部 APB 总线频率	$1.65\text{V} \leq V_{\text{DD}} < 1.8\text{V}$	0	24	
V_{DD}	标准工作电压	-	1.65	5.5	V
V_{IN}	I/O 输入电压	TC I/O	-0.3	$V_{\text{DD}} + 0.3$	V
		TTa I/O	-0.3	$V_{\text{DD}} + 0.3$	
P_{D}	功率耗散 ¹ 温度标号 7: $T_{\text{A}} = 105^{\circ}\text{C}$	TSSOP20	-	263	mW
		QFN20	-	220	
T_{A}	环境温度 (温度标号 7)	最大功率耗散	-40	105	$^{\circ}\text{C}$
		低功率耗散 ²	-40	125	
T_{J}	结温范围	温度标号 7	-40	125	$^{\circ}\text{C}$

注 1: 如果 T_{A} 较低, 只要 T_{J} 不超过 T_{Jmax} (参见 8.3 热特征参数), 则允许更高的 P_{D} 数值。

注 2: 在较低的功率耗散的状态下, 只要 T_{J} 不超过 T_{Jmax} (参见 8.3 热特征参数), T_{A} 可以扩展到这个范围。

7.3.2 上电 / 掉电时的工作条件

下表中给出的参数是在表 7-4 一般工作条件列出的工作条件下测试得到的。

表 7-5 上电 / 掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t_{VDD}	V_{DD} 上升速率	-	0	∞	$\mu\text{s/V}$
	V_{DD} 下降速率		20	∞	



7.3.3 内置复位和电源控制电路特性

下表中给出的参数是在表 7-4 一般工作条件列出的工作条件下测试得到的。

表 7-6 内置复位和电源控制电路特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{POR/BOR}$	上电 / 掉电复位门限	下降沿	1.45 ¹	1.50	1.55 ²	V
		上升沿	1.50 ²	1.55	1.60	V
$V_{BORhyst}$ ³	BOR 迟滞	-	-	50	-	mV
$t_{RSTTEMPO}$ ³	复位持续时间	-	2	2.50	3	ms

注 1：产品的特性由设计保证至最小的数值 $V_{POR/BOR}$ 。

注 2：由参数推导，不在生产中测试。

注 3：由设计保证，不在生产中测试。



7.3.4 供电电流特性

电流消耗是受多种因素影响的，例如：工作电压、环境温度、I/O 引脚负载、软件程序配置、工作频率、I/O 口开关速率、以及程序运行时取指令的存储位置等等。

图 7-4 测试方式显示了测试电流消耗的电路。

所有运行模式的电流消耗测量结果，均基于测试 CoreMark 时相同的有限代码。

典型和最大电流消耗

MCU 处于如下测试条件：

- 全部 I/O 口处于模拟输入状态
- 全部外设除了特定提醒的部分，都处于关闭状态
- FLASH 的访问速度调整到 f_{HCLK} 频率
 - 0~24MHz 时不插入等待位
 - 超过 24MHz 时插入 1 个等待位
 - 超过 48MHz 时插入 2 个等待位
- 当外设使能时 $f_{PCLK} = f_{HCLK}$

表 7-7 到表 7-8 中给出的数据源自备注的环境温度和供电电压下的测试，测试条件详见表 7-4 一般工作条件。

表 7-7 $V_{DD} = 5.5V$ 时的典型及最大电流消耗

符号	参数	条件	f_{HCLK}	全部外设打开		单位
				典型值	最大值 ¹	
					$T_A = 105^\circ C$	
I_{DD}	运行模式的供电电流 (代码自 FLASH 中运行)	HSI 时钟	48MHz	5.5	6	mA
			24MHz	4	4.5	
I_{DD}	运行模式的供电电流 (代码自 RAM 中运行)	HSI 时钟	48MHz	4.5	5	mA
			24MHz	2.5	3	
I_{DD}	Sleep 模式的供电电流 (代码自 FLASH 或 RAM 中运行)	HSI 时钟	48MHz	3	3.5	mA
			24MHz	1.8	2.2	

注 1：数据基于表征结果，除非另有说明，否则未经生产测试。

表 7-8 DeepSleep 时的典型及最大电流消耗

符号	参数	条件	典型值 @ V_{DD}	最大值 ¹	单位
			3.6V	$T_A = 105^\circ C$	
I_{DD}	DeepSleep 模式 供电电流	稳压器处于运行模式，全部振荡器关闭	22	42	μA
		稳压器处于运行模式，LSI 和 IWDG 打开	24	45	

注 1：数据基于表征结果，除非另有说明，否则未经生产测试。



典型电流消耗

MCU 处于如下测试条件：

- $V_{DD} = 3.3V$
- 全部 I/O 口处于模拟输入状态
- FLASH 的访问速度调整到 f_{HCLK} 频率
 - 0~24MHz 时不插入等待位
 - 超过 24MHz 时插入 1 个等待位
 - 超过 48MHz 时插入 2 个等待位
- 当外设使能时 $f_{PCLK} = f_{HCLK}$
- 对应 4MHz、2MHz、1MHz 和 500kHz，AHB 分频系数分别为 2、4、8 和 16

表 7-9 运行模式的典型电流消耗，程序从 FLASH 运行

符号	参数	条件	f_{HCLK}	典型值		单位
				全部外设 打开	全部外设 关闭	
I_{DD}	运行模式的供电电流	以 48MHz 内部 HSIOSC 时钟从 FLASH 运行	48MHz	5.5	3.5	mA
			8MHz	1.7	1.5	



I/O 系统电流消耗

I/O 系统的电流消耗包括两个部分：静态和动态

- I/O 静态电流消耗

当全部的 I/O 引脚由外部保持低电平时，I/O 口处于输入模式并打开内部上拉的情况下，会产生电流消耗。这部分的数据可以简单的通过表 7-20 I/O 静态特性中的上拉电阻值来计算。

作为输出引脚，任何外部的下拉或者外部负载也需要考虑电流消耗。

如果 I/O 口的输入电平是中间电平，将会不断引起内置施密特触发器翻转，导致额外的随机电流消耗（尽管很小），如果不需要实时判断电平翻转情况，那应该将 I/O 口置于模拟输入模式以避免这一点。

注：由于外部电磁噪声，任何浮动输入引脚也可能稳定到中间电压电平或无意中切换。为避免与浮动引脚相关的电流消耗，它们必须配置为模拟模式，或在内部强制为确定的数字值。这可以通过使用上拉/下拉电阻或通过将引脚配置为输出模式来完成。

- I/O 动态电流消耗

除了之前测量的内部外设电流消耗外，应用程序使用 I/O 也会影响电流消耗。当 I/O 引脚切换时，它使用来自 I/O 电源电压的电流为 I/O 引脚电路供电，并对连接到该引脚的容性负载（内部或外部）进行充电和放电：

$$I_{SW} = V_{DDIOX} \times f_{SW} \times C$$

其中：

I_{SW} 是开关 I/O 为容性负载充电 / 放电所吸收的电流

V_{DDIOX} 是 I/O 的供电电压

f_{SW} 是 I/O 开关切换频率

C 是 I/O 口总电容： $C = C_{INT} + C_{EXT} + C_S$

C_S 是 PCB 板包括焊盘的寄生电容

测试引脚被配置成推拉输出模式并由软件以固定的频率不断翻转。

表 7-10 开关输出 I/O 电流消耗

符号	参数	条件 ¹	I/O 翻转频率 (f_{SW})	典型值	单位
I_{SW}	I/O 电流消耗	$V_{DDIOX} = 3.3V$ $C_{EXT} = 0pF$ $C = C_{INT} + C_{EXT} + C_S$	4MHz	0.18	mA
			8MHz	0.37	
			16MHz	0.76	
			24MHz	1.39	
		$V_{DDIOX} = 3.3V$ $C_{EXT} = 22pF$ $C = C_{INT} + C_{EXT} + C_S$	4MHz	0.49	
			8MHz	0.94	
			16MHz	2.38	
			24MHz	3.99	
		$V_{DDIOX} = 3.3V$ $C_{EXT} = 47pF$ $C = C_{INT} + C_{EXT} + C_S$	4MHz	0.81	
			8MHz	1.7	
			16MHz	3.67	

注 1: $C_S = 7pF$ (估计值)。



7.3.5 低功耗模式及其唤醒时间

下表给出的唤醒时间是在 HSIOSC 的唤醒阶段测试得到的。

从 Sleep 模式唤醒后，SYSCLK 时钟源设置保持不变。从 DeepSleep 模式唤醒期间，SYSCLK 采用默认设置：HSI 4MHz。

所有测试环境均来自表 7-4 一般工作条件中总结的环境温度和电源电压条件。

表 7-11 低功耗模式唤醒时间

符号	参数	条件	典型值 @V _{DD}	最大值	单位
			3.3V		
t _{WUSLEEP}	从 Sleep 模式唤醒	-	4	-	HCLK
t _{WUDEEP}	从 DeepSleep 模式唤醒	稳压器处于运行模式	4.0	5.0	μs

7.3.6 外部时钟源特性

允许来自 PB00/PB01 引脚的外部时钟信号输入到 HEX 电路。


外部时钟信号须遵守 7.3.10 I/O 口特性中的 I/O 特性。推荐的时钟输入波形如图 7-5 外部时钟源交流时序所示。

表 7-12 外部时钟输入特性

符号	参数 ¹	最小值	典型值	最大值	单位
f _{HEX_EXT}	用户外部时钟源频率	1	-	32	MHz
V _{HEXH}	外部时钟输入引脚高电平电压	0.7 V _{DDIOx}	-	V _{DDIOx}	V
V _{HEXL}	外部时钟输入引脚低电平电压	V _{SS}	-	0.3 V _{DDIOx}	
t _{W(HEXH)} t _{W(HEXL)}	外部时钟输入高 / 低电平时间	15	-	-	ns
t _{r(HEX)} t _{f(HEX)}	外部时钟输入升 / 降沿时间	-	-	20	

注 1：由设计保证，量产过程不会测试。

图 7-5 外部时钟源交流时序



7.3.7 内部时钟源特性

以下列表给出的测试数据基于表 7-4 一般工作条件提示的测试环境抽样测试。

高速内部 (HSIOSC) RC 振荡器

表 7-13 HSI 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	频率	-	-	48	-	MHz
TRIM	HSI 用户修正步长	-	-	0.2	-	%
Duty _{HSI}	占空比	-	45	-	55	%
ACC _{HSI}	HSI 工厂校准精度	$T_A = -40^{\circ}\text{C} \sim +105^{\circ}\text{C}$	-5.0	-	+5.0	%
		$T_A = +25^{\circ}\text{C}$	-0.5	-	+0.5	%
$t_{\text{SU(HSI)}}$	HSI 振荡器建立时间	-	3	-	5	μs
$I_{\text{DDA(HSI)}}$	HSI 振荡器电流消耗	-	-	600	-	μA

低速内部 (LSI) RC 振荡器

表 7-14 LSI 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSI}	频率	-	-	32.8	-	kHz
TRIM	LSI 用户修正步长	-	-	1	-	%
Duty _{LSI}	占空比	-	45	-	55	%
ACC _{LSI}	LSI 工厂校准精度	$T_A = -40^{\circ}\text{C} \sim +105^{\circ}\text{C}$	-5	-	+5	%
		$T_A = +25^{\circ}\text{C}$	-1	-	+1	%
$t_{\text{SU(LSI)}}$	LSI 振荡器建立时间	-	-	-	50	μs
$I_{\text{DDA(LSI)}}$	LSI 振荡器电流消耗	-	-	1	-	μA

超低速内部 (RC10K) RC 振荡器

表 7-15 RC10K 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{RC10K}	频率	-	-	8	-	kHz
Duty _{RC10K}	占空比	-	45	-	55	%
ACC _{RC10K}	RC10K 出厂精度	$T_A = -40^{\circ}\text{C} \sim +105^{\circ}\text{C}$	-50	-	+50	%
		$T_A = +25^{\circ}\text{C}$	-20	-	+20	%



中低速内部（RC150K）RC 振荡器

表 7-16 RC150K 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{RC150K}	频率	-	-	120	-	kHz
$Duty_{RC150K}$	占空比	-	45	-	55	%
ACC_{RC150K}	RC150K 出厂精度	$T_A = -40^{\circ}C \sim +105^{\circ}C$	-50	-	+50	%
		$T_A = +25^{\circ}C$	-20	-	+20	%



7.3.8 存储器特性

FLASH 存储器

未特别说明的情况下，下列数据针对 -40°C ~ +105°C 测试环境。

表 7-17 FLASH 存储器特性

符号	参数	条件	最小值	典型值	最大值 ¹	单位
t_{prog8}	8 位编程时间	$T_A = -40^\circ\text{C} \sim +105^\circ\text{C}$	-	31	-	μs
t_{prog16}	16 位编程时间	$T_A = -40^\circ\text{C} \sim +105^\circ\text{C}$	-	37	-	μs
t_{prog32}	32 位编程时间	$T_A = -40^\circ\text{C} \sim +105^\circ\text{C}$	-	53	-	μs
t_{ERASE}	页擦除时间	$T_A = -40^\circ\text{C} \sim +105^\circ\text{C}$	-	4.5	-	ms
t_{ME}	整片擦除时间	$T_A = -40^\circ\text{C} \sim +105^\circ\text{C}$	-	40	-	ms
I_{DD}	供电电流	写模式	-	-	3.5	mA
		擦除模式	-	-	2.0	mA
V_{prog}	编程电压	-	1.65	-	5.5	V

注 1：由设计保障，非量产实测。

表 7-18 FLASH 存储器寿命和数据保存期限

符号	参数	条件	最小值 ¹	单位
N_{NED}	寿命	$T_A = -40^\circ\text{C} \sim +105^\circ\text{C}$	20000	次
t_{RET}	数据保存期限	$T_A = 25^\circ\text{C}$	100	年
		$T_A = 85^\circ\text{C}$	25	
		$T_A = 105^\circ\text{C}$	10	

注 1：由综合评估得出，非量产实测。

7.3.9 ESD 特性

使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

表 7-19 ESD 特性

符号	参数	条件	典型值	最大值	单位
$V_{\text{ESD(HBM)}}$	静电放电电压 (人体模型)	$T_A = +25^\circ\text{C}$, 符合 JESD22-A115C	-	8	kV
$V_{\text{ESD(CDM)}}$	静电放电电压 (充电设备模型)	$T_A = +25^\circ\text{C}$, 符合 JESD22-A115C	-	2	



7.3.10 I/O 口特性

通用输入输出特性

无特别声明的情况下，下表给出的测试数据基于表 7-4 一般工作条件提示的测试环境。

全部的 I/O 口按 CMOS 和 TTL 兼容的方式设计。

表 7-20 I/O 静态特性

符号	范围	条件	最小值	典型值	最大值	单位
V_{IL}	低电平输入电压	TC 和 TTa I/O	-	-	$0.3 V_{DDIOx}$	V
V_{IH}	高电平输入电压	TC 和 TTa I/O	$0.7 V_{DDIOx}$	-	-	V
V_{hys}	施密特触发迟滞	TC 和 TTa I/O	-	400^1	-	mV
I_{ikg}	输入漏电流	TC 和 TTa I/O 数字模式 $V_{SS} \leq V_{IN} \leq V_{DDIOx}$	-	-	± 0.1	μA
		TTa I/O 数字模式 $V_{DDIOx} \leq V_{IN} \leq V_{DDA}$	-	-	1	
		TTa I/O 模拟模式 $V_{SS} \leq V_{IN} \leq V_{DDA}$	-	-	± 0.2	
R_{PU}^2	弱上拉等效电阻	$V_{IN} = V_{SS}$	50	80	180	k Ω
R_{PD}^2	弱下拉等效电阻	$V_{IN} = V_{DDIOx}$	20	30	45	k Ω
C_{IO}	I/O 引脚电容	-	-	5	-	pF

注 1：基于设计和仿真的数据，未实测。

注 2：上拉和下拉电阻是由 PMOS/NMOS 控制的真实电阻，PMOS/NMOS 的内阻对串联电阻的贡献很小。



输出驱动能力

GPIO 的引脚可以灌入或拉出多达 $\pm 8\text{mA}$ 的电流，对输出的 V_{OH} 和 V_{OL} 要求不严格的时候可以多达 $\pm 20\text{mA}$ 。

实际应用中，必须限制可以驱动电流的 I/O 引脚数量，以遵守 **7.2 极限参数** 中指定的绝对最大额定值：

- V_{DDIOx} 上所有 I/O 提供的电流总和加上 V_{DD} 上提供的 MCU 的最大消耗，不能超过绝对最大额定值 ΣI_{VDD} （见表 7-1 电压特性）。
- V_{SS} 上所有 I/O 吸收的电流之和，加上 V_{SS} 上吸收的 MCU 的最大消耗，不能超过绝对最大额定值 ΣI_{VSS} （见表 7-1 电压特性）。

输出电压电平

无特别声明的情况下，下表给出的测试数据基于表 7-4 一般工作条件提示的测试环境。

全部的 I/O 口按 CMOS 和 TTL 兼容的方式设计。

表 7-21 特殊引脚输出电压特性

符号	参数	条件	最小值	最大值	单位
V_{OH}	高电平输出电压源电流	Sourcing 10mA, $V_{DD} = 3.3\text{V}$	3.15	-	V
		Sourcing 20mA, $V_{DD} = 3.3\text{V}$	2.95	-	
V_{OL}	低电平输出电压灌电流	Sinking 10mA, $V_{DD} = 3.3\text{V}$	-	0.10	
		Sinking 20mA, $V_{DD} = 3.3\text{V}$	-	0.22	

注 1：上表仅适用于 TSSOP20 和 QFN20 封装的特殊引脚：PA04、PB00、PB01、PB06。

表 7-22 通用输出电压特性

符号	参数	条件	最小值	最大值	单位
V_{OH}	高电平输出电压源电流	Sourcing 10mA, $V_{DD} = 3.3\text{V}$	3.00	-	V
		Sourcing 20mA, $V_{DD} = 3.3\text{V}$	2.72	-	
V_{OL}	低电平输出电压灌电流	Sinking 10mA, $V_{DD} = 3.3\text{V}$	-	0.22	
		Sinking 20mA, $V_{DD} = 3.3\text{V}$	-	0.42	

输入 / 输出交流特性

对于 I/O 口的交流特性的值和定义，由下列图表分别给出。

无特别声明的情况下，下表给出的测试数据基于表 7-4 一般工作条件提示的测试环境。


表 7-23 输入输出交流特性

符号	参数	条件	最小值	最大值	单位
$f_{\max(\text{IO})\text{out}}$	最大频率 ²	$C_L = 30\text{pF}, V_{\text{DDIOx}} \geq 2.7\text{V}$	-	50	MHz
		$C_L = 50\text{pF}, V_{\text{DDIOx}} \geq 2.7\text{V}$	-	30	
		$C_L = 50\text{pF}, 2.4\text{V} \leq V_{\text{DDIOx}} < 2.7\text{V}$	-	20	
$t_{\text{f}(\text{IO})\text{out}}$	输出下降沿时间	$C_L = 30\text{pF}, V_{\text{DDIOx}} \geq 2.7\text{V}$	-	5	ns
		$C_L = 50\text{pF}, V_{\text{DDIOx}} \geq 2.7\text{V}$	-	8	
		$C_L = 50\text{pF}, 2.4\text{V} \leq V_{\text{DDIOx}} < 2.7\text{V}$	-	12	
$t_{\text{r}(\text{IO})\text{out}}$	输出上升沿时间	$C_L = 30\text{pF}, V_{\text{DDIOx}} \geq 2.7\text{V}$	-	5	
		$C_L = 50\text{pF}, V_{\text{DDIOx}} \geq 2.7\text{V}$	-	8	
		$C_L = 50\text{pF}, 2.4\text{V} \leq V_{\text{DDIOx}} < 2.7\text{V}$	-	12	

注 1：该表基于设计和仿真的数据，未实测。

注 2：最大频率由下图定义。

图 7-6 I/O 口交流特性定义



7.3.11 NRST 引脚特性


NRST 引脚内部连接了一个永久性的上拉电阻 R_{PU} 。

无特别声明的情况下，下表给出的测试数据基于表 7-4 一般工作条件提示的测试环境。

表 7-24 NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}$	NRST 输入低电平电压	-	-	-	$0.3V_{DD}$	V
$V_{IH(NRST)}$	NRST 输入高电平电压	-	$0.7V_{DD}$	-	-	-
$V_{hys(NRST)}$	NRST 输入迟滞电压	-	-	200	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	7	8	9	k Ω
$V_{F(NRST)}$	要求的最短复位脉冲宽度	-	20	-	-	μs

图 7-7 推荐的 NRST 引脚电路



注 1：外部电容保护器件引脚避免意外复位。

注 2：须确保复位时的引脚输入电压低于表 7-24 NRST 引脚特性中的 $V_{IL(NRST)}$ 最大值，否则不能确保复位操作。

7.3.12 12 位 ADC 特性

无特别声明的情况下，下表给出的测试数据基于表 7-4 一般工作条件提示的测试环境。

表 7-25 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DD}	ADC 开启时的供电电压	-	1.65	-	5.5	V
$I_{DD(ADC)}$	ADC 电流消耗	$V_{DD} = 3.3V$	-	1.5	-	mA
f_{ADC}	ADC 时钟频率	-	-	24	-	MHz
f_s	采样率	-	-	-	1	MHz
f_{TRIG}	外部触发频率	$f_{ADC} = 24MHz$	-	-	800	kHz
V_{AIN}	转换电压范围	-	0	-	V_{DD}	V
R_{AIN}	输入阻抗（直连 / 缓冲）	-	-	-	100	kΩ
C_{ADC}	内部采样保持电容	-	-	9	-	pF
t_s	采样时间	-	5	-	10	$1 / f_{ADC}$
t_{STAB}	稳定时间	-	19			$1 / f_{ADC}$
t_{CONV}	总转换时间（含采样保持）	-	24	-	29	$1 / f_{ADC}$



表 7-26 ADC 精度¹

符号	参数	条件	最小值	典型值	最大值 ²	单位
ET	综合误差	$f_{\text{ADC}} = 24\text{MHz}$, $V_{\text{DDA}} = 1.65\text{V} \sim 5.5\text{V}$, $T_{\text{A}} = -40^{\circ}\text{C} \sim +105^{\circ}\text{C}$	-	± 2.5	± 3.0	LSB
EO	偏移误差		-	± 1.5	± 2.4	
EG	增益误差		-	± 2.2	± 2.7	
DNL	微分非线性		-	± 0.5	± 1.0	
INL	积分非线性		-	± 1.0	± 3.0	
SINAD	信噪比失真		-	67	-	dB
SNR	信噪比		-	66	-	
THD	总谐波失真		-	-70	-	
ENOB	有效位数	$V_{\text{ref}} = V_{\text{DDA}}/\text{ExRef}$ 25KSPS@ $V_{\text{DDA}} = 1.65\text{V} \sim 1.8\text{V}$ 100KSPS@ $V_{\text{DDA}} = 1.8\text{V} \sim 2\text{V}$ 200KSPS@ $V_{\text{DDA}} = 2\text{V} \sim 2.4\text{V}$	-	10.1	-	bits
		$V_{\text{ref}} = V_{\text{DDA}}/\text{ExRef}$ 500KSPS@ $V_{\text{DDA}} = 2.4\text{V} \sim 2.7\text{V}$ 1MSPS@ $V_{\text{DDA}} = 2.7\text{V} \sim 5.5\text{V}$	-	10.8	-	
		$V_{\text{ref}} = \text{内部 } 1.5\text{V 参考电压}$ 100KSPS@ $V_{\text{DDA}} = 1.8\text{V} \sim 2\text{V}$ 200KSPS@ $V_{\text{DDA}} = 2\text{V} \sim 5.5\text{V}$	-	9.7	-	
		$V_{\text{ref}} = \text{内部 } 2.5\text{V 参考电压}$ 200KSPS@ $V_{\text{DDA}} = 2.8\text{V} \sim 5.5\text{V}$	-	10.0	-	

注 1:

ADC DC 精度值是在内部校准后测量的；

应避免在任何模拟输入引脚上注入反向电流，因为这会降低在另一个模拟输入上执行的转换的精度，建议在可能产生反向注入电流的模拟引脚上添加一个肖特基二极管（引脚与地之间）；

在受限的 V_{DDA} 、频率和温度范围内可以实现更好的性能。

注 2:

数据基于表征结果，未经生产测试。



7.3.13 可编程低电压检测器特性

表 7-27 可编程低电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IN}	输入电压范围	-	0	-	V_{DD}	V
V_{TH}	检测阈值	LVD_CR0.VTH=0	$0.95 V_{TH}$	1.8	$1.05 V_{TH}$	V
		LVD_CR0.VTH=1		1.9		
		LVD_CR0.VTH=2		2.0		
		LVD_CR0.VTH=3		2.1		
		LVD_CR0.VTH=4		2.2		
		LVD_CR0.VTH=5		2.3		
		LVD_CR0.VTH=6		2.4		
		LVD_CR0.VTH=7		2.5		
		LVD_CR0.VTH=8		2.6		
		LVD_CR0.VTH=9		2.7		
		LVD_CR0.VTH=10		2.8		
		LVD_CR0.VTH=11		2.9		
		LVD_CR0.VTH=12		3.0		
		LVD_CR0.VTH=13		3.1		
		LVD_CR0.VTH=14		3.2		
		LVD_CR0.VTH=15		3.3		
I_{DD}	功耗	-	-	300	-	nA
t_{resp}	响应时间	-	-	80	-	μs
t_{setup}	建立时间	-	-	300	-	μs
V_{hys}	迟滞电压	-	-	40	-	mV



7.3.14 模拟电压比较器特性

表 7-28 比较器特性

符号	参数	条件	最小值	典型值	最大值 ¹	单位
V_{DD}	供电电压	-	1.65	-	5.5	V
V_{IN}	比较器输入电压范围	-	0	-	V_{DD}	V
t_{START}	比较器启动时间	极低速	-	10	10	μs
		低速	-	1	2	
		中速	-	0.5	1	
		高速	-	0.1	0.25	
t_D	比较器延迟时间	极低速	-	10	10	
		低速	-	1	2	
		中速	-	0.5	1	
		高速	-	0.2	0.5	
V_{offset}	比较器偏移误差	-	-	± 3	± 10	mV
dThreshold/dt	阈值电压温度系数	$V_{DD} = 3.3V$, $-40^{\circ}C < T_A < +105^{\circ}C$, $V = (n/64) \times V_{ref}$	-	40	80	ppm/ $^{\circ}C$
$I_{DD(VC)}$	比较器电流消耗	极低速	-	0.2	0.3	μA
		低速	-	1	1.2	
		中速	-	8	10	
		高速	-	16	20	
V_{hys}	比较器迟滞	无迟滞 (VCx_CR0.HYS=00)	-	0	-	mV
		低迟滞 (VCx_CR0.HYS=01)	-	10	-	
		中迟滞 (VCx_CR0.HYS=10)	-	20	-	
		高迟滞 (VCx_CR0.HYS=11)	-	30	-	

注 1: 数据基于表征结果, 未经生产测试。



7.3.15 定时器特性

下表给出的参数由设计方式保证。

参见 7.3.10 I/O 口特性以了解作为特殊功能时的 I/O 口输入输出特性的细节。（输出比较，输入捕获，外部时钟以及 PWM 输出）

表 7-29 定时器特性

符号	参数	条件	最小值	典型值	最大值	单位
$T_{res(TIM)}$	定时器分辨率	-	-	1	-	t_{TIMCLK}
		$f_{TIMCLK} = 48MHz$	-	20.8	-	ns
f_{EXT}	定时器外部输入信号频率	-	-	-	$f_{TIMCLK} / 2$	MHz
t_{MAX_COUNT}	最大定时周期	-	-	-	65536	t_{TIMCLK}

表 7-30 使用 10kHz (RC10K) 时 IWDG 最小 / 最大超时周期

分频系数	IWDG_CR.PRS	最小超时周期	最大超时周期	单位
4	0	0.417	2560	ms
8	1	0.834	5120	
16	2	1.667	10240	
32	3	3.334	20480	
64	4	6.667	40960	
128	5	13.334	81920	
256	6	26.667	163840	
512	7	53.334	327680	

表 7-31 使用 48MHz (PCLK) 时 WWDG 最小 / 最大超时周期

分频系数	控制位	最小超时周期	最大超时周期	单位
4096	0	0.086	3.413	ms
8192	1	0.171	6.826	
16384	2	0.342	13.653	
32768	3	0.683	27.306	
65536	4	1.366	54.613	
131072	5	2.731	109.226	
262144	6	5.461	218.428	
524288	7	10.923	436.906	

7.3.16 通信接口

I2C 接口特征参数

- I2C 接口符合 I2C-bus 规范和用户手册中
 - Standard-mode(Sm): 最高比特率 100kbit/s
 - Fast-mode(Fm): 最高比特率 400kbit/s
 - Fast-mode Plus(Fm+): 最高比特率 1Mbit/s
 - 当 I2C 外设配置正确时, I2C 时序要求由设计保证 (请参阅用户手册)。
 - SDA 和 SCL I/O 要求满足以下限制
 - SDA 和 SCL I/O 引脚不是“真正的”开漏, 最高输入电压受规范限制。
- 当配置为开漏时, 连接在 I/O 引脚和 V_{DDIOx} 之间的 PMOS 被禁用, 但仍然存在。


有关 I2C I/O 特性, 请参阅 7.3.10 I/O 口特性。

表 7-32 I2C 特性

符号	参数	标准模式 (100K)		快速模式 (400K)		高速模式 (1M)		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
$t_{w(SCLL)}$	SCL 时钟低时间	4.7	-	1.25	-	0.5	-	μs
$t_{w(SCLH)}$	SCL 时钟高时间	4.0	-	0.6	-	0.26	-	
$t_{su(SDA)}$	SDA 建立时间	250	-	100	-	50	-	ns
$t_h(SDA)$	SDA 数据保持时间	0	-	0	-	0	-	
$t_h(STA)$	开始条件保持时间	2.5	-	0.625	-	0.25	-	μs
$t_{su(STA)}$	重复的开始条件建立时间	2.5	-	0.6	-	0.25	-	
$t_{su(STO)}$	停止条件建立时间	0.25	-	0.25	-	0.25	-	
$t_{w(STO:STA)}$	停止条件至开始条件的 时间 (总线空闲)	4.7	-	1.3	-	0.5	-	

注 1: 由设计保证, 不在生产中测试。

图 7-8 I2C 时序图



SPI 接口特征参数

表 7-33 SPI 特性

符号	参数	条件	最小值	最大值	单位
f_{SCK} $1/t_{\text{c(SCK)}}$	SPI 时钟频率	主模式	-	16	MHz
		从模式	-	10	
$t_{\text{r(SCK)}}$ $t_{\text{f(SCK)}}$	SPI 时钟上升和下降时间	负载电容: C=15pF	-	6	ns
$t_{\text{su(NSS)}}$	NSS 建立时间	从模式	$4 \times T_{\text{PCLK}}$	-	
$t_{\text{h(NSS)}}$	NSS 保持时间	从模式	$2 \times T_{\text{PCLK}} + 10$	-	
$t_{\text{w(SCKH)}}$ $t_{\text{w(SCKL)}}$	SCK 高低电平时间	主模式, $f_{\text{PCLK}} = 48\text{MHz}$, SCK 分频系数 = 4	$T_{\text{PCLK}} - 2$	$T_{\text{PCLK}} + 2$	
$t_{\text{su(MI)}}$ $t_{\text{su(SI)}}$	数据输入建立时间	主模式 (SMP=1)	0	-	
		从模式	2	-	
$t_{\text{h(MI)}}$ $t_{\text{h(SI)}}$	数据输入保持时间	主模式	2	-	
		从模式	2	-	
$t_{\text{v(SO)}}$	数据输出有效时间	从模式 $f_{\text{PCLK}} = 48\text{MHz}$	-	50	
$t_{\text{v(MO)}}$		主模式	-	3	
$t_{\text{h(SO)}}$	数据输出保持时间	从模式 $f_{\text{PCLK}} = 48\text{MHz}$	25	-	
$t_{\text{h(MO)}}$		主模式	2	-	
DuCy(SCK)	SPI 从机输入时钟占空比	从模式 $f_{\text{PCLK}} = 48\text{MHz}$	45	55	%

注 1: 数据基于表征结果, 未经生产测试。

图 7-9 SPI 时序图 - 从模式 CPHA=0




图 7-10 SPI 时序图 - 从模式 CPHA=1





图 7-11 SPI 时序图 - 主模式




8 封装信息

8.1 TSSOP20 封装信息

TSSOP20 是指 20 引脚，6.5 x 4.4mm Thin shrink small outline 0.65mm pitch package

图 8-1 TSSOP20 引线



注 1: 图示并非严格按照比例绘制。

表 8-1 TSSOP20 尺寸数据

符号	毫米			英寸 ¹		
	最小	典型	最大	最小	典型	最大
A	-	-	1.200	-	-	0.0472
A1	0.050	-	0.150	0.0020	-	0.0059
A2	0.900	1.000	1.050	0.0354	0.0394	0.0413
b	0.190	-	0.300	0.0075	-	0.0118
c	0.090	-	0.200	0.0035	-	0.0079
D	6.400	6.500	6.600	0.2520	0.2559	0.2598
E	4.300	4.400	4.500	0.1693	0.1732	0.1772
E1	6.250	6.400	6.550	0.2461	0.2520	0.2579
e	0.650 BSC			0.0256		
L1	1.000 REF			0.0394		
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
k	0°	-	8°	0°	-	8°

注 1: 英寸数值是由毫米数据转换而来, 保持了 4 位小数。




器件标识

下图给出了顶部标记方向与引脚 1 标识符位置的示例。

印刷标记可能因供应链而异。其他可选标记或插入 / 加厚标记，用于识别整个供应链操作中的元素，未在下方说明。

图 8-2 TSSOP20 顶部标记示例




注 1: 标记为 ES 或 E 或附有工程样品通知函的零件尚不合格，因此未获准用于生产。芯源半导体不对此类使用造成的任何后果负责。在任何情况下，芯源半导体均不对在生产中使用任何这些工程样品的客户负责。在决定使用这些工程样品进行认证活动之前，必须先联系芯源半导体的质量部门。

8.2 QFN20 封装信息

QFN20 是指 20 引脚，3.0 x3.0mm Quad Flat No-leads Package

图 8-3 QFN20 引线



注 1: 图示并非严格按照比例绘制。

表 8-2 QFN20 尺寸数据

符号	毫米			英寸 ¹		
	最小	典型	最大	最小	典型	最大
A	0.450	0.500	0.550	0.0177	0.0197	0.0217
A1	-	0.020	0.050	-	0.0008	0.0020
A2	0.127 REF			0.0050 REF		
b	0.150	0.200	0.250	0.0059	0.0079	0.0098
D	2.900	3.000	3.100	0.1142	0.1181	0.1220
D2	1.600	1.700	1.800	0.0630	0.0669	0.0709
E	2.900	3.000	3.100	0.1142	0.1181	0.1220
E2	1.600	1.700	1.800	0.0630	0.0669	0.0709
e	0.400 BSC			0.0157 BSC		
K	0.250	0.350	0.450	0.0098	0.0138	0.0177
L	0.300	0.350	0.400	0.0118	0.0138	0.0157
h	0.250	0.300	0.350	0.0098	0.0118	0.0138
Ne	1.600 BSC			0.0630 BSC		
Nd	1.600 BSC			0.0630 BSC		

注 1: 英寸数值是由毫米数据转换而来，保持了 4 位小数。




器件标识

下图给出了顶部标记方向与引脚 1 标识符位置的示例。

印刷标记可能因供应链而异。其他可选标记或插入 / 加厚标记，用于识别整个供应链操作中的元素，未在下方说明。

图 8-4 QFN20 顶部标记示例



注 1: 标记为 ES 或 E 或附有工程样品通知函的零件尚不合格，因此未获准用于生产。芯源半导体不对此类使用造成的任何后果负责。在任何情况下，芯源半导体均不对在生产中使用任何这些工程样品的客户负责。在决定使用这些工程样品进行认证活动之前，必须先联系芯源半导体的质量部门。

8.3 热特征参数

芯片的最大结温 $T_{J\max}$ 不得达到表 7-3 温度特性中给出的最大结温值。

芯片的最大结温 $T_{J\max}$ ，可由下式计算：

$$T_{J\max} = T_{A\max} + (P_{D\max} \times \Theta_{JA})$$

式中：

- $T_{A\max}$ 为最大环境温度，单位是 $^{\circ}\text{C}$
- Θ_{JA} 为对应封装的结 - 环境热阻，单位是 $^{\circ}\text{C} / \text{W}$
- $P_{D\max}$ 是 $P_{\text{INT}\max}$ 和 $P_{\text{I/O}\max}$ 的和 ($P_{D\max} = P_{\text{INT}\max} + P_{\text{I/O}\max}$)
- $P_{\text{INT}\max}$ 是 I_{DD} 和 V_{DD} 的乘积，用瓦特表示，这也是芯片内部功耗的最大值。
- $P_{\text{I/O}\max}$ 表示输出引脚上的最大功耗，其中：

$$P_{\text{I/O}\max} = \sum (V_{OL} \times I_{OL}) + \sum ((V_{DD} - V_{OH}) \times I_{OH})$$

需要将 I/O 口的实际电平情况和电流情况纳入精确计算。

表 8-3 封装温度特性

符号	范围	值	单位
Θ_{JA}	结 - 环境热阻 TSSOP20 – 6.5mm X 6.4mm	76	$^{\circ}\text{C} / \text{W}$
	结 - 环境热阻 QFN20 – 3.0mm X 3.0mm	90	

8.3.1 参考文档

JESD51-2 Integrated Circuits Thermal Test Method Environment Conditions – Natural Convection (Still Air). Available from www.jedec.org



9 订货信息

型号举例:

CW32F002F3P7x

产品家族

CW32=ARM-based

产品系列

F=通用系列

子系列

002=CW32F002xx

引脚数

F=20 pins

E=24 pins

K=32 pins

代码容量

3=16K字节Flash

4=20K字节Flash

封装

P=TSSOP

U/V=QFN

温度范围

6=-40°C~85°C

7=-40°C~105°C

选项

xxx=预编程订制品

TR=卷带包装品

表 9-1 最小订单量 (MOQ)

型号	包装方式	数量	MOQ	MSL	备注
CW32F002F3P7	Tube	70 片 / 管	9800 片	3	20 管 / 扎, 7 扎 / 盒, 4 盒 / 箱, 单盒抽真空
CW32F002F3U7	Reel	3000 片 / 卷	3000 片	3	10 卷 / 盒, 4 盒 / 箱, 单卷抽真空



10 版本历史

表 10-1 文档版本历史

日期	版本	变更信息
2022-07-05	Rev 1.0	初始发布
2022-08-18	Rev 1.1	更新表 7-4 一般工作条件； 新增表 7-26 ADC 精度。
2025-12-30	Rev 1.2	增加 4.10 模拟电压比较器（VC）、4.11 低电压检测器（LVD）内容； 增加 7.3.13 可编程低电压检测器特性内容。